MAX32675 Peripheral Driver API
Peripheral Driver API for the MAX32675
AFE_ADC_ONE_SYSC_SEL

Macros

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_0_POS   0
 
#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_0   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_0_POS))
 
#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_1_POS   2
 
#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_1   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_1_POS))
 
#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_2_POS   4
 
#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_2   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_2_POS))
 
#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_3_POS   6
 
#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_3   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_3_POS))
 
#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_4_POS   8
 
#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_4   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_4_POS))
 
#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_5_POS   10
 
#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_5   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_5_POS))
 
#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_6_POS   12
 
#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_6   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_6_POS))
 
#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_7_POS   14
 
#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_7   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_7_POS))
 

Detailed Description

System Calibration Selection.

Macro Definition Documentation

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_0

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_0   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_0_POS))

SYSC_SEL_SYSC_SEL_0 Mask

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_0_POS

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_0_POS   0

SYSC_SEL_SYSC_SEL_0 Position

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_1

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_1   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_1_POS))

SYSC_SEL_SYSC_SEL_1 Mask

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_1_POS

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_1_POS   2

SYSC_SEL_SYSC_SEL_1 Position

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_2

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_2   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_2_POS))

SYSC_SEL_SYSC_SEL_2 Mask

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_2_POS

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_2_POS   4

SYSC_SEL_SYSC_SEL_2 Position

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_3

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_3   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_3_POS))

SYSC_SEL_SYSC_SEL_3 Mask

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_3_POS

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_3_POS   6

SYSC_SEL_SYSC_SEL_3 Position

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_4

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_4   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_4_POS))

SYSC_SEL_SYSC_SEL_4 Mask

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_4_POS

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_4_POS   8

SYSC_SEL_SYSC_SEL_4 Position

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_5

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_5   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_5_POS))

SYSC_SEL_SYSC_SEL_5 Mask

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_5_POS

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_5_POS   10

SYSC_SEL_SYSC_SEL_5 Position

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_6

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_6   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_6_POS))

SYSC_SEL_SYSC_SEL_6 Mask

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_6_POS

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_6_POS   12

SYSC_SEL_SYSC_SEL_6 Position

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_7

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_7   ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_7_POS))

SYSC_SEL_SYSC_SEL_7 Mask

◆ MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_7_POS

#define MXC_F_AFE_ADC_ONE_SYSC_SEL_SYSC_SEL_7_POS   14

SYSC_SEL_SYSC_SEL_7 Position