MAX32675 Peripheral Driver API
Peripheral Driver API for the MAX32675
AFE_ADC_ZERO_STATUS

Macros

#define MXC_F_AFE_ADC_ZERO_STATUS_CONV_RDY_POS   0
 
#define MXC_F_AFE_ADC_ZERO_STATUS_CONV_RDY   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_CONV_RDY_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_SEQ_RDY_POS   1
 
#define MXC_F_AFE_ADC_ZERO_STATUS_SEQ_RDY   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_SEQ_RDY_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_CAL_RDY_POS   2
 
#define MXC_F_AFE_ADC_ZERO_STATUS_CAL_RDY   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_CAL_RDY_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_WAIT_DONE_POS   3
 
#define MXC_F_AFE_ADC_ZERO_STATUS_WAIT_DONE   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_WAIT_DONE_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_DATA_RDY_POS   4
 
#define MXC_F_AFE_ADC_ZERO_STATUS_DATA_RDY   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_DATA_RDY_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_SYSGOR_POS   7
 
#define MXC_F_AFE_ADC_ZERO_STATUS_SYSGOR   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_SYSGOR_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_0_POS   8
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_0   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_0_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_1_POS   9
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_1   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_1_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_2_POS   10
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_2   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_2_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_3_POS   11
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_3   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_3_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_4_POS   12
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_4   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_4_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_5_POS   13
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_5   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_5_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_6_POS   14
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_6   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_6_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_7_POS   15
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_7   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_7_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_0_POS   16
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_0   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_0_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_1_POS   17
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_1   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_1_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_2_POS   18
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_2   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_2_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_3_POS   19
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_3   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_3_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_4_POS   20
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_4   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_4_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_5_POS   21
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_5   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_5_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_6_POS   22
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_6   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_6_POS))
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_7_POS   23
 
#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_7   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_7_POS))
 

Detailed Description

Device Status, INTB source etc.

Macro Definition Documentation

◆ MXC_F_AFE_ADC_ZERO_STATUS_CAL_RDY

#define MXC_F_AFE_ADC_ZERO_STATUS_CAL_RDY   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_CAL_RDY_POS))

STATUS_CAL_RDY Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_CAL_RDY_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_CAL_RDY_POS   2

STATUS_CAL_RDY Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_CONV_RDY

#define MXC_F_AFE_ADC_ZERO_STATUS_CONV_RDY   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_CONV_RDY_POS))

STATUS_CONV_RDY Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_CONV_RDY_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_CONV_RDY_POS   0

STATUS_CONV_RDY Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_DATA_RDY

#define MXC_F_AFE_ADC_ZERO_STATUS_DATA_RDY   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_DATA_RDY_POS))

STATUS_DATA_RDY Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_DATA_RDY_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_DATA_RDY_POS   4

STATUS_DATA_RDY Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_SEQ_RDY

#define MXC_F_AFE_ADC_ZERO_STATUS_SEQ_RDY   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_SEQ_RDY_POS))

STATUS_SEQ_RDY Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_SEQ_RDY_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_SEQ_RDY_POS   1

STATUS_SEQ_RDY Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_SYSGOR

#define MXC_F_AFE_ADC_ZERO_STATUS_SYSGOR   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_SYSGOR_POS))

STATUS_SYSGOR Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_SYSGOR_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_SYSGOR_POS   7

STATUS_SYSGOR Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_0

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_0   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_0_POS))

STATUS_TOR_0 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_0_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_0_POS   16

STATUS_TOR_0 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_1

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_1   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_1_POS))

STATUS_TOR_1 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_1_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_1_POS   17

STATUS_TOR_1 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_2

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_2   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_2_POS))

STATUS_TOR_2 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_2_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_2_POS   18

STATUS_TOR_2 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_3

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_3   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_3_POS))

STATUS_TOR_3 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_3_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_3_POS   19

STATUS_TOR_3 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_4

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_4   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_4_POS))

STATUS_TOR_4 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_4_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_4_POS   20

STATUS_TOR_4 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_5

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_5   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_5_POS))

STATUS_TOR_5 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_5_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_5_POS   21

STATUS_TOR_5 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_6

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_6   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_6_POS))

STATUS_TOR_6 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_6_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_6_POS   22

STATUS_TOR_6 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_7

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_7   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_7_POS))

STATUS_TOR_7 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TOR_7_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TOR_7_POS   23

STATUS_TOR_7 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_0

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_0   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_0_POS))

STATUS_TUR_0 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_0_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_0_POS   8

STATUS_TUR_0 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_1

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_1   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_1_POS))

STATUS_TUR_1 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_1_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_1_POS   9

STATUS_TUR_1 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_2

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_2   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_2_POS))

STATUS_TUR_2 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_2_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_2_POS   10

STATUS_TUR_2 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_3

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_3   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_3_POS))

STATUS_TUR_3 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_3_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_3_POS   11

STATUS_TUR_3 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_4

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_4   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_4_POS))

STATUS_TUR_4 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_4_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_4_POS   12

STATUS_TUR_4 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_5

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_5   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_5_POS))

STATUS_TUR_5 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_5_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_5_POS   13

STATUS_TUR_5 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_6

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_6   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_6_POS))

STATUS_TUR_6 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_6_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_6_POS   14

STATUS_TUR_6 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_7

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_7   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_7_POS))

STATUS_TUR_7 Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_TUR_7_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_TUR_7_POS   15

STATUS_TUR_7 Position

◆ MXC_F_AFE_ADC_ZERO_STATUS_WAIT_DONE

#define MXC_F_AFE_ADC_ZERO_STATUS_WAIT_DONE   ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_WAIT_DONE_POS))

STATUS_WAIT_DONE Mask

◆ MXC_F_AFE_ADC_ZERO_STATUS_WAIT_DONE_POS

#define MXC_F_AFE_ADC_ZERO_STATUS_WAIT_DONE_POS   3

STATUS_WAIT_DONE Position