MAX32675 Peripheral Driver API
Peripheral Driver API for the MAX32675
afe_adc_zero_regs.h
1 
6 /*******************************************************************************
7 * Copyright (C) Maxim Integrated Products, Inc., All rights Reserved.
8 *
9 * This software is protected by copyright laws of the United States and
10 * of foreign countries. This material may also be protected by patent laws
11 * and technology transfer regulations of the United States and of foreign
12 * countries. This software is furnished under a license agreement and/or a
13 * nondisclosure agreement and may only be used or reproduced in accordance
14 * with the terms of those agreements. Dissemination of this information to
15 * any party or parties not specified in the license agreement and/or
16 * nondisclosure agreement is expressly prohibited.
17 *
18 * The above copyright notice and this permission notice shall be included
19 * in all copies or substantial portions of the Software.
20 *
21 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS
22 * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
23 * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.
24 * IN NO EVENT SHALL MAXIM INTEGRATED BE LIABLE FOR ANY CLAIM, DAMAGES
25 * OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
26 * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
27 * OTHER DEALINGS IN THE SOFTWARE.
28 *
29 * Except as contained in this notice, the name of Maxim Integrated
30 * Products, Inc. shall not be used except as stated in the Maxim Integrated
31 * Products, Inc. Branding Policy.
32 *
33 * The mere transfer of this software does not imply any licenses
34 * of trade secrets, proprietary technology, copyrights, patents,
35 * trademarks, maskwork rights, or any other form of intellectual
36 * property whatsoever. Maxim Integrated Products, Inc. retains all
37 * ownership rights.
38 *******************************************************************************
39 */
40 
41 #ifndef _AFE_ADC_ZERO_REGS_H_
42 #define _AFE_ADC_ZERO_REGS_H_
43 
44 /* **** Includes **** */
45 #include <stdint.h>
46 
47 #ifdef __cplusplus
48 extern "C" {
49 #endif
50 
51 #if defined (__ICCARM__)
52  #pragma system_include
53 #endif
54 
55 #if defined (__CC_ARM)
56  #pragma anon_unions
57 #endif
58 /*
60  If types are not defined elsewhere (CMSIS) define them here
61 */
62 #ifndef __IO
63 #define __IO volatile
64 #endif
65 #ifndef __I
66 #define __I volatile const
67 #endif
68 #ifndef __O
69 #define __O volatile
70 #endif
71 #ifndef __R
72 #define __R volatile const
73 #endif
74 
76 /* **** Definitions **** */
77 
86 /* Register offsets for module AFE_ADC_ZERO */
93  #define MXC_R_AFE_ADC_ZERO_PD ((uint32_t)0x00000001UL)
94  #define MXC_R_AFE_ADC_ZERO_CONV_START ((uint32_t)0x00010001UL)
95  #define MXC_R_AFE_ADC_ZERO_SEQ_START ((uint32_t)0x00020001UL)
96  #define MXC_R_AFE_ADC_ZERO_CAL_START ((uint32_t)0x00030001UL)
97  #define MXC_R_AFE_ADC_ZERO_GP0_CTRL ((uint32_t)0x00040001UL)
98  #define MXC_R_AFE_ADC_ZERO_GP1_CTRL ((uint32_t)0x00050001UL)
99  #define MXC_R_AFE_ADC_ZERO_GP_CONV ((uint32_t)0x00060001UL)
100  #define MXC_R_AFE_ADC_ZERO_GP_SEQ_ADDR ((uint32_t)0x00070001UL)
101  #define MXC_R_AFE_ADC_ZERO_FILTER ((uint32_t)0x00080001UL)
102  #define MXC_R_AFE_ADC_ZERO_CTRL ((uint32_t)0x00090001UL)
103  #define MXC_R_AFE_ADC_ZERO_SOURCE ((uint32_t)0x000A0001UL)
104  #define MXC_R_AFE_ADC_ZERO_MUX_CTRL0 ((uint32_t)0x000B0001UL)
105  #define MXC_R_AFE_ADC_ZERO_MUX_CTRL1 ((uint32_t)0x000C0001UL)
106  #define MXC_R_AFE_ADC_ZERO_MUX_CTRL2 ((uint32_t)0x000D0001UL)
107  #define MXC_R_AFE_ADC_ZERO_PGA ((uint32_t)0x000E0001UL)
108  #define MXC_R_AFE_ADC_ZERO_WAIT_EXT ((uint32_t)0x000F0001UL)
109  #define MXC_R_AFE_ADC_ZERO_WAIT_START ((uint32_t)0x00100001UL)
110  #define MXC_R_AFE_ADC_ZERO_PART_ID ((uint32_t)0x00110003UL)
111  #define MXC_R_AFE_ADC_ZERO_SYSC_SEL ((uint32_t)0x00120003UL)
112  #define MXC_R_AFE_ADC_ZERO_SYS_OFF_A ((uint32_t)0x00130003UL)
113  #define MXC_R_AFE_ADC_ZERO_SYS_OFF_B ((uint32_t)0x00140003UL)
114  #define MXC_R_AFE_ADC_ZERO_SYS_GAIN_A ((uint32_t)0x00150003UL)
115  #define MXC_R_AFE_ADC_ZERO_SYS_GAIN_B ((uint32_t)0x00160003UL)
116  #define MXC_R_AFE_ADC_ZERO_SELF_OFF ((uint32_t)0x00170003UL)
117  #define MXC_R_AFE_ADC_ZERO_SELF_GAIN_1 ((uint32_t)0x00180003UL)
118  #define MXC_R_AFE_ADC_ZERO_SELF_GAIN_2 ((uint32_t)0x00190003UL)
119  #define MXC_R_AFE_ADC_ZERO_SELF_GAIN_4 ((uint32_t)0x001A0003UL)
120  #define MXC_R_AFE_ADC_ZERO_SELF_GAIN_8 ((uint32_t)0x001B0003UL)
121  #define MXC_R_AFE_ADC_ZERO_SELF_GAIN_16 ((uint32_t)0x001C0003UL)
122  #define MXC_R_AFE_ADC_ZERO_SELF_GAIN_32 ((uint32_t)0x001D0003UL)
123  #define MXC_R_AFE_ADC_ZERO_SELF_GAIN_64 ((uint32_t)0x001E0003UL)
124  #define MXC_R_AFE_ADC_ZERO_SELF_GAIN_128 ((uint32_t)0x001F0003UL)
125  #define MXC_R_AFE_ADC_ZERO_LTHRESH0 ((uint32_t)0x00200003UL)
126  #define MXC_R_AFE_ADC_ZERO_LTHRESH1 ((uint32_t)0x00210003UL)
127  #define MXC_R_AFE_ADC_ZERO_LTHRESH2 ((uint32_t)0x00220003UL)
128  #define MXC_R_AFE_ADC_ZERO_LTHRESH3 ((uint32_t)0x00230003UL)
129  #define MXC_R_AFE_ADC_ZERO_LTHRESH4 ((uint32_t)0x00240003UL)
130  #define MXC_R_AFE_ADC_ZERO_LTHRESH5 ((uint32_t)0x00250003UL)
131  #define MXC_R_AFE_ADC_ZERO_LTHRESH6 ((uint32_t)0x00260003UL)
132  #define MXC_R_AFE_ADC_ZERO_LTHRESH7 ((uint32_t)0x00270003UL)
133  #define MXC_R_AFE_ADC_ZERO_UTHRESH0 ((uint32_t)0x00280003UL)
134  #define MXC_R_AFE_ADC_ZERO_UTHRESH1 ((uint32_t)0x00290003UL)
135  #define MXC_R_AFE_ADC_ZERO_UTHRESH2 ((uint32_t)0x002A0003UL)
136  #define MXC_R_AFE_ADC_ZERO_UTHRESH3 ((uint32_t)0x002B0003UL)
137  #define MXC_R_AFE_ADC_ZERO_UTHRESH4 ((uint32_t)0x002C0003UL)
138  #define MXC_R_AFE_ADC_ZERO_UTHRESH5 ((uint32_t)0x002D0003UL)
139  #define MXC_R_AFE_ADC_ZERO_UTHRESH6 ((uint32_t)0x002E0003UL)
140  #define MXC_R_AFE_ADC_ZERO_UTHRESH7 ((uint32_t)0x002F0003UL)
141  #define MXC_R_AFE_ADC_ZERO_DATA0 ((uint32_t)0x00300003UL)
142  #define MXC_R_AFE_ADC_ZERO_DATA1 ((uint32_t)0x00310003UL)
143  #define MXC_R_AFE_ADC_ZERO_DATA2 ((uint32_t)0x00320003UL)
144  #define MXC_R_AFE_ADC_ZERO_DATA3 ((uint32_t)0x00330003UL)
145  #define MXC_R_AFE_ADC_ZERO_DATA4 ((uint32_t)0x00340003UL)
146  #define MXC_R_AFE_ADC_ZERO_DATA5 ((uint32_t)0x00350003UL)
147  #define MXC_R_AFE_ADC_ZERO_DATA6 ((uint32_t)0x00360003UL)
148  #define MXC_R_AFE_ADC_ZERO_DATA7 ((uint32_t)0x00370003UL)
149  #define MXC_R_AFE_ADC_ZERO_STATUS ((uint32_t)0x00380003UL)
150  #define MXC_R_AFE_ADC_ZERO_STATUS_IE ((uint32_t)0x00390003UL)
151  #define MXC_R_AFE_ADC_ZERO_UC_0 ((uint32_t)0x003A0002UL)
152  #define MXC_R_AFE_ADC_ZERO_UC_1 ((uint32_t)0x003B0002UL)
153  #define MXC_R_AFE_ADC_ZERO_UC_2 ((uint32_t)0x003C0002UL)
154  #define MXC_R_AFE_ADC_ZERO_UC_3 ((uint32_t)0x003D0002UL)
155  #define MXC_R_AFE_ADC_ZERO_UC_4 ((uint32_t)0x003E0002UL)
156  #define MXC_R_AFE_ADC_ZERO_UC_5 ((uint32_t)0x003F0002UL)
157  #define MXC_R_AFE_ADC_ZERO_UC_6 ((uint32_t)0x00400002UL)
158  #define MXC_R_AFE_ADC_ZERO_UC_7 ((uint32_t)0x00410002UL)
159  #define MXC_R_AFE_ADC_ZERO_UC_8 ((uint32_t)0x00420002UL)
160  #define MXC_R_AFE_ADC_ZERO_UC_9 ((uint32_t)0x00430002UL)
161  #define MXC_R_AFE_ADC_ZERO_UC_10 ((uint32_t)0x00440002UL)
162  #define MXC_R_AFE_ADC_ZERO_UC_11 ((uint32_t)0x00450002UL)
163  #define MXC_R_AFE_ADC_ZERO_UC_12 ((uint32_t)0x00460002UL)
164  #define MXC_R_AFE_ADC_ZERO_UC_13 ((uint32_t)0x00470002UL)
165  #define MXC_R_AFE_ADC_ZERO_UC_14 ((uint32_t)0x00480002UL)
166  #define MXC_R_AFE_ADC_ZERO_UC_15 ((uint32_t)0x00490002UL)
167  #define MXC_R_AFE_ADC_ZERO_UC_16 ((uint32_t)0x004A0002UL)
168  #define MXC_R_AFE_ADC_ZERO_UC_17 ((uint32_t)0x004B0002UL)
169  #define MXC_R_AFE_ADC_ZERO_UC_18 ((uint32_t)0x004C0002UL)
170  #define MXC_R_AFE_ADC_ZERO_UC_19 ((uint32_t)0x004D0002UL)
171  #define MXC_R_AFE_ADC_ZERO_UC_20 ((uint32_t)0x004E0002UL)
172  #define MXC_R_AFE_ADC_ZERO_UC_21 ((uint32_t)0x004F0002UL)
173  #define MXC_R_AFE_ADC_ZERO_UC_22 ((uint32_t)0x00500002UL)
174  #define MXC_R_AFE_ADC_ZERO_UC_23 ((uint32_t)0x00510002UL)
175  #define MXC_R_AFE_ADC_ZERO_UC_24 ((uint32_t)0x00520002UL)
176  #define MXC_R_AFE_ADC_ZERO_UC_25 ((uint32_t)0x00530002UL)
177  #define MXC_R_AFE_ADC_ZERO_UC_26 ((uint32_t)0x00540002UL)
178  #define MXC_R_AFE_ADC_ZERO_UC_27 ((uint32_t)0x00550002UL)
179  #define MXC_R_AFE_ADC_ZERO_UC_28 ((uint32_t)0x00560002UL)
180  #define MXC_R_AFE_ADC_ZERO_UC_29 ((uint32_t)0x00570002UL)
181  #define MXC_R_AFE_ADC_ZERO_UC_30 ((uint32_t)0x00580002UL)
182  #define MXC_R_AFE_ADC_ZERO_UC_31 ((uint32_t)0x00590002UL)
183  #define MXC_R_AFE_ADC_ZERO_UC_32 ((uint32_t)0x005A0002UL)
184  #define MXC_R_AFE_ADC_ZERO_UC_33 ((uint32_t)0x005B0002UL)
185  #define MXC_R_AFE_ADC_ZERO_UC_34 ((uint32_t)0x005C0002UL)
186  #define MXC_R_AFE_ADC_ZERO_UC_35 ((uint32_t)0x005D0002UL)
187  #define MXC_R_AFE_ADC_ZERO_UC_36 ((uint32_t)0x005E0002UL)
188  #define MXC_R_AFE_ADC_ZERO_UC_37 ((uint32_t)0x005F0002UL)
189  #define MXC_R_AFE_ADC_ZERO_UC_38 ((uint32_t)0x00600002UL)
190  #define MXC_R_AFE_ADC_ZERO_UC_39 ((uint32_t)0x00610002UL)
191  #define MXC_R_AFE_ADC_ZERO_UC_40 ((uint32_t)0x00620002UL)
192  #define MXC_R_AFE_ADC_ZERO_UC_41 ((uint32_t)0x00630002UL)
193  #define MXC_R_AFE_ADC_ZERO_UC_42 ((uint32_t)0x00640002UL)
194  #define MXC_R_AFE_ADC_ZERO_UC_43 ((uint32_t)0x00650002UL)
195  #define MXC_R_AFE_ADC_ZERO_UC_44 ((uint32_t)0x00660002UL)
196  #define MXC_R_AFE_ADC_ZERO_UC_45 ((uint32_t)0x00670002UL)
197  #define MXC_R_AFE_ADC_ZERO_UC_46 ((uint32_t)0x00680002UL)
198  #define MXC_R_AFE_ADC_ZERO_UC_47 ((uint32_t)0x00690002UL)
199  #define MXC_R_AFE_ADC_ZERO_UC_48 ((uint32_t)0x006A0002UL)
200  #define MXC_R_AFE_ADC_ZERO_UC_49 ((uint32_t)0x006B0002UL)
201  #define MXC_R_AFE_ADC_ZERO_UC_50 ((uint32_t)0x006C0002UL)
202  #define MXC_R_AFE_ADC_ZERO_UC_51 ((uint32_t)0x006D0002UL)
203  #define MXC_R_AFE_ADC_ZERO_UC_52 ((uint32_t)0x006E0002UL)
204  #define MXC_R_AFE_ADC_ZERO_UCADDR ((uint32_t)0x006F0001UL)
205  #define MXC_R_AFE_ADC_ZERO_FT_PWORD ((uint32_t)0x00700001UL)
206  #define MXC_R_AFE_ADC_ZERO_ADC_TRIM0 ((uint32_t)0x00770003UL)
207  #define MXC_R_AFE_ADC_ZERO_ADC_TRIM1 ((uint32_t)0x00780002UL)
208  #define MXC_R_AFE_ADC_ZERO_ANA_TRIM ((uint32_t)0x00790002UL)
209  #define MXC_R_AFE_ADC_ZERO_SYS_CTRL ((uint32_t)0x007A0001UL)
210  #define MXC_R_AFE_ADC_ZERO_TS_CTRL ((uint32_t)0x007C0001UL)
219  #define MXC_F_AFE_ADC_ZERO_PD_PD_POS 0
220  #define MXC_F_AFE_ADC_ZERO_PD_PD ((uint8_t)(0x3UL << MXC_F_AFE_ADC_ZERO_PD_PD_POS))
221  #define MXC_V_AFE_ADC_ZERO_PD_PD_NORMAL_MODE ((uint8_t)0x0UL)
222  #define MXC_S_AFE_ADC_ZERO_PD_PD_NORMAL_MODE (MXC_V_AFE_ADC_ZERO_PD_PD_NORMAL_MODE << MXC_F_AFE_ADC_ZERO_PD_PD_POS)
223  #define MXC_V_AFE_ADC_ZERO_PD_PD_STANDBY_MODE ((uint8_t)0x1UL)
224  #define MXC_S_AFE_ADC_ZERO_PD_PD_STANDBY_MODE (MXC_V_AFE_ADC_ZERO_PD_PD_STANDBY_MODE << MXC_F_AFE_ADC_ZERO_PD_PD_POS)
225  #define MXC_V_AFE_ADC_ZERO_PD_PD_SLEEP_MODE ((uint8_t)0x2UL)
226  #define MXC_S_AFE_ADC_ZERO_PD_PD_SLEEP_MODE (MXC_V_AFE_ADC_ZERO_PD_PD_SLEEP_MODE << MXC_F_AFE_ADC_ZERO_PD_PD_POS)
227  #define MXC_V_AFE_ADC_ZERO_PD_PD_RESET ((uint8_t)0x3UL)
228  #define MXC_S_AFE_ADC_ZERO_PD_PD_RESET (MXC_V_AFE_ADC_ZERO_PD_PD_RESET << MXC_F_AFE_ADC_ZERO_PD_PD_POS)
238  #define MXC_F_AFE_ADC_ZERO_CONV_START_CONV_TYPE_POS 0
239  #define MXC_F_AFE_ADC_ZERO_CONV_START_CONV_TYPE ((uint8_t)(0x3UL << MXC_F_AFE_ADC_ZERO_CONV_START_CONV_TYPE_POS))
240  #define MXC_V_AFE_ADC_ZERO_CONV_START_CONV_TYPE_SINGLE ((uint8_t)0x0UL)
241  #define MXC_S_AFE_ADC_ZERO_CONV_START_CONV_TYPE_SINGLE (MXC_V_AFE_ADC_ZERO_CONV_START_CONV_TYPE_SINGLE << MXC_F_AFE_ADC_ZERO_CONV_START_CONV_TYPE_POS)
242  #define MXC_V_AFE_ADC_ZERO_CONV_START_CONV_TYPE_CONTINUOUS ((uint8_t)0x1UL)
243  #define MXC_S_AFE_ADC_ZERO_CONV_START_CONV_TYPE_CONTINUOUS (MXC_V_AFE_ADC_ZERO_CONV_START_CONV_TYPE_CONTINUOUS << MXC_F_AFE_ADC_ZERO_CONV_START_CONV_TYPE_POS)
244  #define MXC_V_AFE_ADC_ZERO_CONV_START_CONV_TYPE_DUTY_CYCLED_1_TO_4 ((uint8_t)0x2UL)
245  #define MXC_S_AFE_ADC_ZERO_CONV_START_CONV_TYPE_DUTY_CYCLED_1_TO_4 (MXC_V_AFE_ADC_ZERO_CONV_START_CONV_TYPE_DUTY_CYCLED_1_TO_4 << MXC_F_AFE_ADC_ZERO_CONV_START_CONV_TYPE_POS)
247  #define MXC_F_AFE_ADC_ZERO_CONV_START_DEST_POS 4
248  #define MXC_F_AFE_ADC_ZERO_CONV_START_DEST ((uint8_t)(0x7UL << MXC_F_AFE_ADC_ZERO_CONV_START_DEST_POS))
258  #define MXC_F_AFE_ADC_ZERO_SEQ_START_SEQ_ADDRESS_POS 0
259  #define MXC_F_AFE_ADC_ZERO_SEQ_START_SEQ_ADDRESS ((uint8_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_SEQ_START_SEQ_ADDRESS_POS))
269  #define MXC_F_AFE_ADC_ZERO_CAL_START_CAL_TYPE_POS 0
270  #define MXC_F_AFE_ADC_ZERO_CAL_START_CAL_TYPE ((uint8_t)(0x7UL << MXC_F_AFE_ADC_ZERO_CAL_START_CAL_TYPE_POS))
280  #define MXC_F_AFE_ADC_ZERO_GP0_CTRL_GP0_OSEL_POS 0
281  #define MXC_F_AFE_ADC_ZERO_GP0_CTRL_GP0_OSEL ((uint8_t)(0x7UL << MXC_F_AFE_ADC_ZERO_GP0_CTRL_GP0_OSEL_POS))
283  #define MXC_F_AFE_ADC_ZERO_GP0_CTRL_GP0_ISEL_POS 4
284  #define MXC_F_AFE_ADC_ZERO_GP0_CTRL_GP0_ISEL ((uint8_t)(0x3UL << MXC_F_AFE_ADC_ZERO_GP0_CTRL_GP0_ISEL_POS))
286  #define MXC_F_AFE_ADC_ZERO_GP0_CTRL_GP0_DIR_POS 6
287  #define MXC_F_AFE_ADC_ZERO_GP0_CTRL_GP0_DIR ((uint8_t)(0x3UL << MXC_F_AFE_ADC_ZERO_GP0_CTRL_GP0_DIR_POS))
297  #define MXC_F_AFE_ADC_ZERO_GP1_CTRL_GP1_OSEL_POS 0
298  #define MXC_F_AFE_ADC_ZERO_GP1_CTRL_GP1_OSEL ((uint8_t)(0x7UL << MXC_F_AFE_ADC_ZERO_GP1_CTRL_GP1_OSEL_POS))
300  #define MXC_F_AFE_ADC_ZERO_GP1_CTRL_GP1_ISEL_POS 4
301  #define MXC_F_AFE_ADC_ZERO_GP1_CTRL_GP1_ISEL ((uint8_t)(0x3UL << MXC_F_AFE_ADC_ZERO_GP1_CTRL_GP1_ISEL_POS))
303  #define MXC_F_AFE_ADC_ZERO_GP1_CTRL_GP1_DIR_POS 6
304  #define MXC_F_AFE_ADC_ZERO_GP1_CTRL_GP1_DIR ((uint8_t)(0x3UL << MXC_F_AFE_ADC_ZERO_GP1_CTRL_GP1_DIR_POS))
314  #define MXC_F_AFE_ADC_ZERO_GP_CONV_GP_CONV_TYPE_POS 0
315  #define MXC_F_AFE_ADC_ZERO_GP_CONV_GP_CONV_TYPE ((uint8_t)(0x3UL << MXC_F_AFE_ADC_ZERO_GP_CONV_GP_CONV_TYPE_POS))
316  #define MXC_V_AFE_ADC_ZERO_GP_CONV_GP_CONV_TYPE_SINGLE ((uint8_t)0x0UL)
317  #define MXC_S_AFE_ADC_ZERO_GP_CONV_GP_CONV_TYPE_SINGLE (MXC_V_AFE_ADC_ZERO_GP_CONV_GP_CONV_TYPE_SINGLE << MXC_F_AFE_ADC_ZERO_GP_CONV_GP_CONV_TYPE_POS)
318  #define MXC_V_AFE_ADC_ZERO_GP_CONV_GP_CONV_TYPE_CONTINUOUS ((uint8_t)0x1UL)
319  #define MXC_S_AFE_ADC_ZERO_GP_CONV_GP_CONV_TYPE_CONTINUOUS (MXC_V_AFE_ADC_ZERO_GP_CONV_GP_CONV_TYPE_CONTINUOUS << MXC_F_AFE_ADC_ZERO_GP_CONV_GP_CONV_TYPE_POS)
320  #define MXC_V_AFE_ADC_ZERO_GP_CONV_GP_CONV_TYPE_DUTY_CYCLED_1_TO_4 ((uint8_t)0x2UL)
321  #define MXC_S_AFE_ADC_ZERO_GP_CONV_GP_CONV_TYPE_DUTY_CYCLED_1_TO_4 (MXC_V_AFE_ADC_ZERO_GP_CONV_GP_CONV_TYPE_DUTY_CYCLED_1_TO_4 << MXC_F_AFE_ADC_ZERO_GP_CONV_GP_CONV_TYPE_POS)
323  #define MXC_F_AFE_ADC_ZERO_GP_CONV_GP_DEST_POS 4
324  #define MXC_F_AFE_ADC_ZERO_GP_CONV_GP_DEST ((uint8_t)(0x7UL << MXC_F_AFE_ADC_ZERO_GP_CONV_GP_DEST_POS))
334  #define MXC_F_AFE_ADC_ZERO_GP_SEQ_ADDR_GP_SEQ_ADDR_POS 0
335  #define MXC_F_AFE_ADC_ZERO_GP_SEQ_ADDR_GP_SEQ_ADDR ((uint8_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_GP_SEQ_ADDR_GP_SEQ_ADDR_POS))
345  #define MXC_F_AFE_ADC_ZERO_FILTER_RATE_POS 0
346  #define MXC_F_AFE_ADC_ZERO_FILTER_RATE ((uint8_t)(0xFUL << MXC_F_AFE_ADC_ZERO_FILTER_RATE_POS))
348  #define MXC_F_AFE_ADC_ZERO_FILTER_LINEF_POS 4
349  #define MXC_F_AFE_ADC_ZERO_FILTER_LINEF ((uint8_t)(0x3UL << MXC_F_AFE_ADC_ZERO_FILTER_LINEF_POS))
350  #define MXC_V_AFE_ADC_ZERO_FILTER_LINEF_SIMULTANEOUS_FIR_REJECT_50HZ_AND_60HZ ((uint8_t)0x0UL)
351  #define MXC_S_AFE_ADC_ZERO_FILTER_LINEF_SIMULTANEOUS_FIR_REJECT_50HZ_AND_60HZ (MXC_V_AFE_ADC_ZERO_FILTER_LINEF_SIMULTANEOUS_FIR_REJECT_50HZ_AND_60HZ << MXC_F_AFE_ADC_ZERO_FILTER_LINEF_POS)
352  #define MXC_V_AFE_ADC_ZERO_FILTER_LINEF_FIR_REJECT_50HZ ((uint8_t)0x1UL)
353  #define MXC_S_AFE_ADC_ZERO_FILTER_LINEF_FIR_REJECT_50HZ (MXC_V_AFE_ADC_ZERO_FILTER_LINEF_FIR_REJECT_50HZ << MXC_F_AFE_ADC_ZERO_FILTER_LINEF_POS)
354  #define MXC_V_AFE_ADC_ZERO_FILTER_LINEF_FIR_REJECT_60HZ ((uint8_t)0x2UL)
355  #define MXC_S_AFE_ADC_ZERO_FILTER_LINEF_FIR_REJECT_60HZ (MXC_V_AFE_ADC_ZERO_FILTER_LINEF_FIR_REJECT_60HZ << MXC_F_AFE_ADC_ZERO_FILTER_LINEF_POS)
356  #define MXC_V_AFE_ADC_ZERO_FILTER_LINEF_SINC4 ((uint8_t)0x3UL)
357  #define MXC_S_AFE_ADC_ZERO_FILTER_LINEF_SINC4 (MXC_V_AFE_ADC_ZERO_FILTER_LINEF_SINC4 << MXC_F_AFE_ADC_ZERO_FILTER_LINEF_POS)
367  #define MXC_F_AFE_ADC_ZERO_CTRL_REF_SEL_POS 0
368  #define MXC_F_AFE_ADC_ZERO_CTRL_REF_SEL ((uint8_t)(0x7UL << MXC_F_AFE_ADC_ZERO_CTRL_REF_SEL_POS))
369  #define MXC_V_AFE_ADC_ZERO_CTRL_REF_SEL_REF0P_AND_REF0N ((uint8_t)0x0UL)
370  #define MXC_S_AFE_ADC_ZERO_CTRL_REF_SEL_REF0P_AND_REF0N (MXC_V_AFE_ADC_ZERO_CTRL_REF_SEL_REF0P_AND_REF0N << MXC_F_AFE_ADC_ZERO_CTRL_REF_SEL_POS)
371  #define MXC_V_AFE_ADC_ZERO_CTRL_REF_SEL_REF1P_AND_REF1N ((uint8_t)0x1UL)
372  #define MXC_S_AFE_ADC_ZERO_CTRL_REF_SEL_REF1P_AND_REF1N (MXC_V_AFE_ADC_ZERO_CTRL_REF_SEL_REF1P_AND_REF1N << MXC_F_AFE_ADC_ZERO_CTRL_REF_SEL_POS)
373  #define MXC_V_AFE_ADC_ZERO_CTRL_REF_SEL_REF2P_AND_REF2N ((uint8_t)0x2UL)
374  #define MXC_S_AFE_ADC_ZERO_CTRL_REF_SEL_REF2P_AND_REF2N (MXC_V_AFE_ADC_ZERO_CTRL_REF_SEL_REF2P_AND_REF2N << MXC_F_AFE_ADC_ZERO_CTRL_REF_SEL_POS)
375  #define MXC_V_AFE_ADC_ZERO_CTRL_REF_SEL_AVDD_AND_AGND ((uint8_t)0x3UL)
376  #define MXC_S_AFE_ADC_ZERO_CTRL_REF_SEL_AVDD_AND_AGND (MXC_V_AFE_ADC_ZERO_CTRL_REF_SEL_AVDD_AND_AGND << MXC_F_AFE_ADC_ZERO_CTRL_REF_SEL_POS)
377  #define MXC_V_AFE_ADC_ZERO_CTRL_REF_SEL_REF0P_AND_AGND ((uint8_t)0x4UL)
378  #define MXC_S_AFE_ADC_ZERO_CTRL_REF_SEL_REF0P_AND_AGND (MXC_V_AFE_ADC_ZERO_CTRL_REF_SEL_REF0P_AND_AGND << MXC_F_AFE_ADC_ZERO_CTRL_REF_SEL_POS)
379  #define MXC_V_AFE_ADC_ZERO_CTRL_REF_SEL_REF1P_AND_AGND ((uint8_t)0x5UL)
380  #define MXC_S_AFE_ADC_ZERO_CTRL_REF_SEL_REF1P_AND_AGND (MXC_V_AFE_ADC_ZERO_CTRL_REF_SEL_REF1P_AND_AGND << MXC_F_AFE_ADC_ZERO_CTRL_REF_SEL_POS)
381  #define MXC_V_AFE_ADC_ZERO_CTRL_REF_SEL_REF2P_AND_AGND ((uint8_t)0x6UL)
382  #define MXC_S_AFE_ADC_ZERO_CTRL_REF_SEL_REF2P_AND_AGND (MXC_V_AFE_ADC_ZERO_CTRL_REF_SEL_REF2P_AND_AGND << MXC_F_AFE_ADC_ZERO_CTRL_REF_SEL_POS)
384  #define MXC_F_AFE_ADC_ZERO_CTRL_REFBUFN_EN_POS 3
385  #define MXC_F_AFE_ADC_ZERO_CTRL_REFBUFN_EN ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_CTRL_REFBUFN_EN_POS))
387  #define MXC_F_AFE_ADC_ZERO_CTRL_REFBUFP_EN_POS 4
388  #define MXC_F_AFE_ADC_ZERO_CTRL_REFBUFP_EN ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_CTRL_REFBUFP_EN_POS))
390  #define MXC_F_AFE_ADC_ZERO_CTRL_FORMAT_POS 5
391  #define MXC_F_AFE_ADC_ZERO_CTRL_FORMAT ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_CTRL_FORMAT_POS))
393  #define MXC_F_AFE_ADC_ZERO_CTRL_U_BN_POS 6
394  #define MXC_F_AFE_ADC_ZERO_CTRL_U_BN ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_CTRL_U_BN_POS))
396  #define MXC_F_AFE_ADC_ZERO_CTRL_EXTCLK_POS 7
397  #define MXC_F_AFE_ADC_ZERO_CTRL_EXTCLK ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_CTRL_EXTCLK_POS))
407  #define MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS 0
408  #define MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE ((uint8_t)(0xFUL << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS))
409  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_10UA ((uint8_t)0x0UL)
410  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_10UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_10UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
411  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_50UA ((uint8_t)0x1UL)
412  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_50UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_50UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
413  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_75UA ((uint8_t)0x2UL)
414  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_75UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_75UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
415  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_100UA ((uint8_t)0x3UL)
416  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_100UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_100UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
417  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_125UA ((uint8_t)0x4UL)
418  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_125UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_125UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
419  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_150UA ((uint8_t)0x5UL)
420  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_150UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_150UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
421  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_175UA ((uint8_t)0x6UL)
422  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_175UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_175UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
423  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_200UA ((uint8_t)0x7UL)
424  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_200UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_200UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
425  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_225UA ((uint8_t)0x8UL)
426  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_225UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_225UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
427  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_250UA ((uint8_t)0x9UL)
428  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_250UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_250UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
429  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_300UA ((uint8_t)0xAUL)
430  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_300UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_300UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
431  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_400UA ((uint8_t)0xBUL)
432  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_400UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_400UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
433  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_600UA ((uint8_t)0xCUL)
434  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_600UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_600UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
435  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_800UA ((uint8_t)0xDUL)
436  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_800UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_800UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
437  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_1200UA ((uint8_t)0xEUL)
438  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_1200UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_1200UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
439  #define MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_1600UA ((uint8_t)0xFUL)
440  #define MXC_S_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_1600UA (MXC_V_AFE_ADC_ZERO_SOURCE_IDAC_MODE_CUR_1600UA << MXC_F_AFE_ADC_ZERO_SOURCE_IDAC_MODE_POS)
442  #define MXC_F_AFE_ADC_ZERO_SOURCE_BRN_MODE_POS 4
443  #define MXC_F_AFE_ADC_ZERO_SOURCE_BRN_MODE ((uint8_t)(0x3UL << MXC_F_AFE_ADC_ZERO_SOURCE_BRN_MODE_POS))
444  #define MXC_V_AFE_ADC_ZERO_SOURCE_BRN_MODE_POW_DOWN_CUR_SRC_DISABLED ((uint8_t)0x0UL)
445  #define MXC_S_AFE_ADC_ZERO_SOURCE_BRN_MODE_POW_DOWN_CUR_SRC_DISABLED (MXC_V_AFE_ADC_ZERO_SOURCE_BRN_MODE_POW_DOWN_CUR_SRC_DISABLED << MXC_F_AFE_ADC_ZERO_SOURCE_BRN_MODE_POS)
446  #define MXC_V_AFE_ADC_ZERO_SOURCE_BRN_MODE_CUR_SRC_0_5UA ((uint8_t)0x1UL)
447  #define MXC_S_AFE_ADC_ZERO_SOURCE_BRN_MODE_CUR_SRC_0_5UA (MXC_V_AFE_ADC_ZERO_SOURCE_BRN_MODE_CUR_SRC_0_5UA << MXC_F_AFE_ADC_ZERO_SOURCE_BRN_MODE_POS)
448  #define MXC_V_AFE_ADC_ZERO_SOURCE_BRN_MODE_CUR_SRC_1UA ((uint8_t)0x2UL)
449  #define MXC_S_AFE_ADC_ZERO_SOURCE_BRN_MODE_CUR_SRC_1UA (MXC_V_AFE_ADC_ZERO_SOURCE_BRN_MODE_CUR_SRC_1UA << MXC_F_AFE_ADC_ZERO_SOURCE_BRN_MODE_POS)
450  #define MXC_V_AFE_ADC_ZERO_SOURCE_BRN_MODE_CUR_SRC_10_UA ((uint8_t)0x3UL)
451  #define MXC_S_AFE_ADC_ZERO_SOURCE_BRN_MODE_CUR_SRC_10_UA (MXC_V_AFE_ADC_ZERO_SOURCE_BRN_MODE_CUR_SRC_10_UA << MXC_F_AFE_ADC_ZERO_SOURCE_BRN_MODE_POS)
453  #define MXC_F_AFE_ADC_ZERO_SOURCE_VBIAS_MODE_POS 6
454  #define MXC_F_AFE_ADC_ZERO_SOURCE_VBIAS_MODE ((uint8_t)(0x3UL << MXC_F_AFE_ADC_ZERO_SOURCE_VBIAS_MODE_POS))
455  #define MXC_V_AFE_ADC_ZERO_SOURCE_VBIAS_MODE_ACTIVE_MODE ((uint8_t)0x0UL)
456  #define MXC_S_AFE_ADC_ZERO_SOURCE_VBIAS_MODE_ACTIVE_MODE (MXC_V_AFE_ADC_ZERO_SOURCE_VBIAS_MODE_ACTIVE_MODE << MXC_F_AFE_ADC_ZERO_SOURCE_VBIAS_MODE_POS)
457  #define MXC_V_AFE_ADC_ZERO_SOURCE_VBIAS_MODE_OUTPUT_IMPEDANCE_125K_OHM ((uint8_t)0x1UL)
458  #define MXC_S_AFE_ADC_ZERO_SOURCE_VBIAS_MODE_OUTPUT_IMPEDANCE_125K_OHM (MXC_V_AFE_ADC_ZERO_SOURCE_VBIAS_MODE_OUTPUT_IMPEDANCE_125K_OHM << MXC_F_AFE_ADC_ZERO_SOURCE_VBIAS_MODE_POS)
459  #define MXC_V_AFE_ADC_ZERO_SOURCE_VBIAS_MODE_OUTPUT_IMPEDANCE_20K_OHM ((uint8_t)0x2UL)
460  #define MXC_S_AFE_ADC_ZERO_SOURCE_VBIAS_MODE_OUTPUT_IMPEDANCE_20K_OHM (MXC_V_AFE_ADC_ZERO_SOURCE_VBIAS_MODE_OUTPUT_IMPEDANCE_20K_OHM << MXC_F_AFE_ADC_ZERO_SOURCE_VBIAS_MODE_POS)
470  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL0_AINN_SEL_POS 0
471  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL0_AINN_SEL ((uint8_t)(0xFUL << MXC_F_AFE_ADC_ZERO_MUX_CTRL0_AINN_SEL_POS))
473  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL0_AINP_SEL_POS 4
474  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL0_AINP_SEL ((uint8_t)(0xFUL << MXC_F_AFE_ADC_ZERO_MUX_CTRL0_AINP_SEL_POS))
484  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL1_IDAC0_SEL_POS 0
485  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL1_IDAC0_SEL ((uint8_t)(0xFUL << MXC_F_AFE_ADC_ZERO_MUX_CTRL1_IDAC0_SEL_POS))
487  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL1_IDAC1_SEL_POS 4
488  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL1_IDAC1_SEL ((uint8_t)(0xFUL << MXC_F_AFE_ADC_ZERO_MUX_CTRL1_IDAC1_SEL_POS))
498  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_0_POS 0
499  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_0 ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_0_POS))
501  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_1_POS 1
502  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_1 ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_1_POS))
504  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_2_POS 2
505  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_2 ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_2_POS))
507  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_3_POS 3
508  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_3 ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_3_POS))
510  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_4_POS 4
511  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_4 ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_4_POS))
513  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_5_POS 5
514  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_5 ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_5_POS))
516  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_6_POS 6
517  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_6 ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_6_POS))
519  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_7_POS 7
520  #define MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_7 ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_MUX_CTRL2_VBIAS_SEL_7_POS))
530  #define MXC_F_AFE_ADC_ZERO_PGA_GAIN_POS 0
531  #define MXC_F_AFE_ADC_ZERO_PGA_GAIN ((uint8_t)(0x7UL << MXC_F_AFE_ADC_ZERO_PGA_GAIN_POS))
532  #define MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_1X ((uint8_t)0x0UL)
533  #define MXC_S_AFE_ADC_ZERO_PGA_GAIN_GAIN_1X (MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_1X << MXC_F_AFE_ADC_ZERO_PGA_GAIN_POS)
534  #define MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_2X ((uint8_t)0x1UL)
535  #define MXC_S_AFE_ADC_ZERO_PGA_GAIN_GAIN_2X (MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_2X << MXC_F_AFE_ADC_ZERO_PGA_GAIN_POS)
536  #define MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_4X ((uint8_t)0x2UL)
537  #define MXC_S_AFE_ADC_ZERO_PGA_GAIN_GAIN_4X (MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_4X << MXC_F_AFE_ADC_ZERO_PGA_GAIN_POS)
538  #define MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_8X ((uint8_t)0x3UL)
539  #define MXC_S_AFE_ADC_ZERO_PGA_GAIN_GAIN_8X (MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_8X << MXC_F_AFE_ADC_ZERO_PGA_GAIN_POS)
540  #define MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_16X ((uint8_t)0x4UL)
541  #define MXC_S_AFE_ADC_ZERO_PGA_GAIN_GAIN_16X (MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_16X << MXC_F_AFE_ADC_ZERO_PGA_GAIN_POS)
542  #define MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_32X ((uint8_t)0x5UL)
543  #define MXC_S_AFE_ADC_ZERO_PGA_GAIN_GAIN_32X (MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_32X << MXC_F_AFE_ADC_ZERO_PGA_GAIN_POS)
544  #define MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_64X ((uint8_t)0x6UL)
545  #define MXC_S_AFE_ADC_ZERO_PGA_GAIN_GAIN_64X (MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_64X << MXC_F_AFE_ADC_ZERO_PGA_GAIN_POS)
546  #define MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_128X ((uint8_t)0x7UL)
547  #define MXC_S_AFE_ADC_ZERO_PGA_GAIN_GAIN_128X (MXC_V_AFE_ADC_ZERO_PGA_GAIN_GAIN_128X << MXC_F_AFE_ADC_ZERO_PGA_GAIN_POS)
549  #define MXC_F_AFE_ADC_ZERO_PGA_SIG_PATH_POS 4
550  #define MXC_F_AFE_ADC_ZERO_PGA_SIG_PATH ((uint8_t)(0x3UL << MXC_F_AFE_ADC_ZERO_PGA_SIG_PATH_POS))
551  #define MXC_V_AFE_ADC_ZERO_PGA_SIG_PATH_BUFFERED_UNITY_GAIN_PATH ((uint8_t)0x0UL)
552  #define MXC_S_AFE_ADC_ZERO_PGA_SIG_PATH_BUFFERED_UNITY_GAIN_PATH (MXC_V_AFE_ADC_ZERO_PGA_SIG_PATH_BUFFERED_UNITY_GAIN_PATH << MXC_F_AFE_ADC_ZERO_PGA_SIG_PATH_POS)
553  #define MXC_V_AFE_ADC_ZERO_PGA_SIG_PATH_BYPASS_PATH ((uint8_t)0x1UL)
554  #define MXC_S_AFE_ADC_ZERO_PGA_SIG_PATH_BYPASS_PATH (MXC_V_AFE_ADC_ZERO_PGA_SIG_PATH_BYPASS_PATH << MXC_F_AFE_ADC_ZERO_PGA_SIG_PATH_POS)
555  #define MXC_V_AFE_ADC_ZERO_PGA_SIG_PATH_PGA_PATH ((uint8_t)0x2UL)
556  #define MXC_S_AFE_ADC_ZERO_PGA_SIG_PATH_PGA_PATH (MXC_V_AFE_ADC_ZERO_PGA_SIG_PATH_PGA_PATH << MXC_F_AFE_ADC_ZERO_PGA_SIG_PATH_POS)
557  #define MXC_V_AFE_ADC_ZERO_PGA_SIG_PATH_RESERVED ((uint8_t)0x3UL)
558  #define MXC_S_AFE_ADC_ZERO_PGA_SIG_PATH_RESERVED (MXC_V_AFE_ADC_ZERO_PGA_SIG_PATH_RESERVED << MXC_F_AFE_ADC_ZERO_PGA_SIG_PATH_POS)
568  #define MXC_F_AFE_ADC_ZERO_WAIT_EXT_WAIT_EXT_POS 0
569  #define MXC_F_AFE_ADC_ZERO_WAIT_EXT_WAIT_EXT ((uint8_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_WAIT_EXT_WAIT_EXT_POS))
579  #define MXC_F_AFE_ADC_ZERO_PART_ID_REV_ID_POS 0
580  #define MXC_F_AFE_ADC_ZERO_PART_ID_REV_ID ((uint32_t)(0x7UL << MXC_F_AFE_ADC_ZERO_PART_ID_REV_ID_POS))
590  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_0_POS 0
591  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_0 ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_0_POS))
593  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_1_POS 2
594  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_1 ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_1_POS))
596  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_2_POS 4
597  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_2 ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_2_POS))
599  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_3_POS 6
600  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_3 ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_3_POS))
602  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_4_POS 8
603  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_4 ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_4_POS))
605  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_5_POS 10
606  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_5 ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_5_POS))
608  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_6_POS 12
609  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_6 ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_6_POS))
611  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_7_POS 14
612  #define MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_7 ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ZERO_SYSC_SEL_SYSC_SEL_7_POS))
622  #define MXC_F_AFE_ADC_ZERO_SYS_OFF_A_SYS_OFF_A_POS 0
623  #define MXC_F_AFE_ADC_ZERO_SYS_OFF_A_SYS_OFF_A ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_SYS_OFF_A_SYS_OFF_A_POS))
633  #define MXC_F_AFE_ADC_ZERO_SYS_OFF_B_SYS_OFF_B_POS 0
634  #define MXC_F_AFE_ADC_ZERO_SYS_OFF_B_SYS_OFF_B ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_SYS_OFF_B_SYS_OFF_B_POS))
644  #define MXC_F_AFE_ADC_ZERO_SYS_GAIN_A_SYS_GAIN_A_POS 0
645  #define MXC_F_AFE_ADC_ZERO_SYS_GAIN_A_SYS_GAIN_A ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_SYS_GAIN_A_SYS_GAIN_A_POS))
655  #define MXC_F_AFE_ADC_ZERO_SYS_GAIN_B_SYS_GAIN_B_POS 0
656  #define MXC_F_AFE_ADC_ZERO_SYS_GAIN_B_SYS_GAIN_B ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_SYS_GAIN_B_SYS_GAIN_B_POS))
666  #define MXC_F_AFE_ADC_ZERO_SELF_OFF_SELF_OFF_POS 0
667  #define MXC_F_AFE_ADC_ZERO_SELF_OFF_SELF_OFF ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_SELF_OFF_SELF_OFF_POS))
678  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_1_SELF_GAIN_1_POS 0
679  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_1_SELF_GAIN_1 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_SELF_GAIN_1_SELF_GAIN_1_POS))
690  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_2_SELF_GAIN_1_POS 0
691  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_2_SELF_GAIN_1 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_SELF_GAIN_2_SELF_GAIN_1_POS))
702  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_4_SELF_GAIN_4_POS 0
703  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_4_SELF_GAIN_4 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_SELF_GAIN_4_SELF_GAIN_4_POS))
714  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_8_SELF_GAIN_8_POS 0
715  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_8_SELF_GAIN_8 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_SELF_GAIN_8_SELF_GAIN_8_POS))
726  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_16_SELF_GAIN_16_POS 0
727  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_16_SELF_GAIN_16 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_SELF_GAIN_16_SELF_GAIN_16_POS))
738  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_32_SELF_GAIN_32_POS 0
739  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_32_SELF_GAIN_32 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_SELF_GAIN_32_SELF_GAIN_32_POS))
750  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_64_SELF_GAIN_64_POS 0
751  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_64_SELF_GAIN_64 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_SELF_GAIN_64_SELF_GAIN_64_POS))
762  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_128_LTHRESH0_POS 0
763  #define MXC_F_AFE_ADC_ZERO_SELF_GAIN_128_LTHRESH0 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_SELF_GAIN_128_LTHRESH0_POS))
773  #define MXC_F_AFE_ADC_ZERO_LTHRESH0_LTHRESH0_POS 0
774  #define MXC_F_AFE_ADC_ZERO_LTHRESH0_LTHRESH0 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_LTHRESH0_LTHRESH0_POS))
784  #define MXC_F_AFE_ADC_ZERO_LTHRESH1_LTHRESH1_POS 0
785  #define MXC_F_AFE_ADC_ZERO_LTHRESH1_LTHRESH1 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_LTHRESH1_LTHRESH1_POS))
795  #define MXC_F_AFE_ADC_ZERO_LTHRESH2_LTHRESH2_POS 0
796  #define MXC_F_AFE_ADC_ZERO_LTHRESH2_LTHRESH2 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_LTHRESH2_LTHRESH2_POS))
806  #define MXC_F_AFE_ADC_ZERO_LTHRESH3_LTHRESH3_POS 0
807  #define MXC_F_AFE_ADC_ZERO_LTHRESH3_LTHRESH3 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_LTHRESH3_LTHRESH3_POS))
817  #define MXC_F_AFE_ADC_ZERO_LTHRESH4_LTHRESH4_POS 0
818  #define MXC_F_AFE_ADC_ZERO_LTHRESH4_LTHRESH4 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_LTHRESH4_LTHRESH4_POS))
828  #define MXC_F_AFE_ADC_ZERO_LTHRESH5_LTHRESH5_POS 0
829  #define MXC_F_AFE_ADC_ZERO_LTHRESH5_LTHRESH5 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_LTHRESH5_LTHRESH5_POS))
839  #define MXC_F_AFE_ADC_ZERO_LTHRESH6_LTHRESH6_POS 0
840  #define MXC_F_AFE_ADC_ZERO_LTHRESH6_LTHRESH6 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_LTHRESH6_LTHRESH6_POS))
850  #define MXC_F_AFE_ADC_ZERO_LTHRESH7_LTHRESH7_POS 0
851  #define MXC_F_AFE_ADC_ZERO_LTHRESH7_LTHRESH7 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_LTHRESH7_LTHRESH7_POS))
861  #define MXC_F_AFE_ADC_ZERO_UTHRESH0_UTHRESH0_POS 0
862  #define MXC_F_AFE_ADC_ZERO_UTHRESH0_UTHRESH0 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_UTHRESH0_UTHRESH0_POS))
872  #define MXC_F_AFE_ADC_ZERO_UTHRESH1_UTHRESH1_POS 0
873  #define MXC_F_AFE_ADC_ZERO_UTHRESH1_UTHRESH1 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_UTHRESH1_UTHRESH1_POS))
883  #define MXC_F_AFE_ADC_ZERO_UTHRESH2_UTHRESH2_POS 0
884  #define MXC_F_AFE_ADC_ZERO_UTHRESH2_UTHRESH2 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_UTHRESH2_UTHRESH2_POS))
894  #define MXC_F_AFE_ADC_ZERO_UTHRESH3_UTHRESH3_POS 0
895  #define MXC_F_AFE_ADC_ZERO_UTHRESH3_UTHRESH3 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_UTHRESH3_UTHRESH3_POS))
905  #define MXC_F_AFE_ADC_ZERO_UTHRESH4_UTHRESH4_POS 0
906  #define MXC_F_AFE_ADC_ZERO_UTHRESH4_UTHRESH4 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_UTHRESH4_UTHRESH4_POS))
916  #define MXC_F_AFE_ADC_ZERO_UTHRESH5_UTHRESH5_POS 0
917  #define MXC_F_AFE_ADC_ZERO_UTHRESH5_UTHRESH5 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_UTHRESH5_UTHRESH5_POS))
927  #define MXC_F_AFE_ADC_ZERO_UTHRESH6_UTHRESH6_POS 0
928  #define MXC_F_AFE_ADC_ZERO_UTHRESH6_UTHRESH6 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_UTHRESH6_UTHRESH6_POS))
938  #define MXC_F_AFE_ADC_ZERO_UTHRESH7_UTHRESH7_POS 0
939  #define MXC_F_AFE_ADC_ZERO_UTHRESH7_UTHRESH7 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_UTHRESH7_UTHRESH7_POS))
949  #define MXC_F_AFE_ADC_ZERO_DATA0_DATA0_POS 0
950  #define MXC_F_AFE_ADC_ZERO_DATA0_DATA0 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_DATA0_DATA0_POS))
960  #define MXC_F_AFE_ADC_ZERO_DATA1_DATA1_POS 0
961  #define MXC_F_AFE_ADC_ZERO_DATA1_DATA1 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_DATA1_DATA1_POS))
971  #define MXC_F_AFE_ADC_ZERO_DATA2_DATA2_POS 0
972  #define MXC_F_AFE_ADC_ZERO_DATA2_DATA2 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_DATA2_DATA2_POS))
982  #define MXC_F_AFE_ADC_ZERO_DATA3_DATA3_POS 0
983  #define MXC_F_AFE_ADC_ZERO_DATA3_DATA3 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_DATA3_DATA3_POS))
993  #define MXC_F_AFE_ADC_ZERO_DATA4_DATA4_POS 0
994  #define MXC_F_AFE_ADC_ZERO_DATA4_DATA4 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_DATA4_DATA4_POS))
1004  #define MXC_F_AFE_ADC_ZERO_DATA5_DATA5_POS 0
1005  #define MXC_F_AFE_ADC_ZERO_DATA5_DATA5 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_DATA5_DATA5_POS))
1015  #define MXC_F_AFE_ADC_ZERO_DATA6_DATA6_POS 0
1016  #define MXC_F_AFE_ADC_ZERO_DATA6_DATA6 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_DATA6_DATA6_POS))
1026  #define MXC_F_AFE_ADC_ZERO_DATA7_DATA7_POS 0
1027  #define MXC_F_AFE_ADC_ZERO_DATA7_DATA7 ((uint32_t)(0xFFFFFFUL << MXC_F_AFE_ADC_ZERO_DATA7_DATA7_POS))
1037  #define MXC_F_AFE_ADC_ZERO_STATUS_CONV_RDY_POS 0
1038  #define MXC_F_AFE_ADC_ZERO_STATUS_CONV_RDY ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_CONV_RDY_POS))
1040  #define MXC_F_AFE_ADC_ZERO_STATUS_SEQ_RDY_POS 1
1041  #define MXC_F_AFE_ADC_ZERO_STATUS_SEQ_RDY ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_SEQ_RDY_POS))
1043  #define MXC_F_AFE_ADC_ZERO_STATUS_CAL_RDY_POS 2
1044  #define MXC_F_AFE_ADC_ZERO_STATUS_CAL_RDY ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_CAL_RDY_POS))
1046  #define MXC_F_AFE_ADC_ZERO_STATUS_WAIT_DONE_POS 3
1047  #define MXC_F_AFE_ADC_ZERO_STATUS_WAIT_DONE ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_WAIT_DONE_POS))
1049  #define MXC_F_AFE_ADC_ZERO_STATUS_DATA_RDY_POS 4
1050  #define MXC_F_AFE_ADC_ZERO_STATUS_DATA_RDY ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_DATA_RDY_POS))
1052  #define MXC_F_AFE_ADC_ZERO_STATUS_SYSGOR_POS 7
1053  #define MXC_F_AFE_ADC_ZERO_STATUS_SYSGOR ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_SYSGOR_POS))
1055  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_0_POS 8
1056  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_0 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_0_POS))
1058  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_1_POS 9
1059  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_1 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_1_POS))
1061  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_2_POS 10
1062  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_2 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_2_POS))
1064  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_3_POS 11
1065  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_3 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_3_POS))
1067  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_4_POS 12
1068  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_4 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_4_POS))
1070  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_5_POS 13
1071  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_5 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_5_POS))
1073  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_6_POS 14
1074  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_6 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_6_POS))
1076  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_7_POS 15
1077  #define MXC_F_AFE_ADC_ZERO_STATUS_TUR_7 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TUR_7_POS))
1079  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_0_POS 16
1080  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_0 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_0_POS))
1082  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_1_POS 17
1083  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_1 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_1_POS))
1085  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_2_POS 18
1086  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_2 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_2_POS))
1088  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_3_POS 19
1089  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_3 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_3_POS))
1091  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_4_POS 20
1092  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_4 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_4_POS))
1094  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_5_POS 21
1095  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_5 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_5_POS))
1097  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_6_POS 22
1098  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_6 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_6_POS))
1100  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_7_POS 23
1101  #define MXC_F_AFE_ADC_ZERO_STATUS_TOR_7 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_TOR_7_POS))
1111  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_CONV_RDY_IE_POS 0
1112  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_CONV_RDY_IE ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_CONV_RDY_IE_POS))
1114  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_SEQ_RDY_IE_POS 1
1115  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_SEQ_RDY_IE ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_SEQ_RDY_IE_POS))
1117  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_CAL_RDY_IE_POS 2
1118  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_CAL_RDY_IE ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_CAL_RDY_IE_POS))
1120  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_WAIT_DONE_IE_POS 3
1121  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_WAIT_DONE_IE ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_WAIT_DONE_IE_POS))
1123  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_DATA_RDY_IE_POS 4
1124  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_DATA_RDY_IE ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_DATA_RDY_IE_POS))
1126  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_SYSGOR_IE_POS 7
1127  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_SYSGOR_IE ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_SYSGOR_IE_POS))
1129  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_0_POS 8
1130  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_0 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_0_POS))
1132  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_1_POS 9
1133  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_1 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_1_POS))
1135  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_2_POS 10
1136  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_2 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_2_POS))
1138  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_3_POS 11
1139  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_3 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_3_POS))
1141  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_4_POS 12
1142  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_4 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_4_POS))
1144  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_5_POS 13
1145  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_5 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_5_POS))
1147  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_6_POS 14
1148  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_6 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_6_POS))
1150  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_7_POS 15
1151  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_7 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TUR_IE_7_POS))
1153  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_0_POS 16
1154  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_0 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_0_POS))
1156  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_1_POS 17
1157  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_1 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_1_POS))
1159  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_2_POS 18
1160  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_2 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_2_POS))
1162  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_3_POS 19
1163  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_3 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_3_POS))
1165  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_4_POS 20
1166  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_4 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_4_POS))
1168  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_5_POS 21
1169  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_5 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_5_POS))
1171  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_6_POS 22
1172  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_6 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_6_POS))
1174  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_7_POS 23
1175  #define MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_7 ((uint32_t)(0x1UL << MXC_F_AFE_ADC_ZERO_STATUS_IE_TOR_IE_7_POS))
1185  #define MXC_F_AFE_ADC_ZERO_UC_0_REG_DATA_POS 0
1186  #define MXC_F_AFE_ADC_ZERO_UC_0_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_0_REG_DATA_POS))
1188  #define MXC_F_AFE_ADC_ZERO_UC_0_REG_ADDR_POS 8
1189  #define MXC_F_AFE_ADC_ZERO_UC_0_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_0_REG_ADDR_POS))
1199  #define MXC_F_AFE_ADC_ZERO_UC_1_REG_DATA_POS 0
1200  #define MXC_F_AFE_ADC_ZERO_UC_1_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_1_REG_DATA_POS))
1202  #define MXC_F_AFE_ADC_ZERO_UC_1_REG_ADDR_POS 8
1203  #define MXC_F_AFE_ADC_ZERO_UC_1_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_1_REG_ADDR_POS))
1213  #define MXC_F_AFE_ADC_ZERO_UC_2_REG_DATA_POS 0
1214  #define MXC_F_AFE_ADC_ZERO_UC_2_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_2_REG_DATA_POS))
1216  #define MXC_F_AFE_ADC_ZERO_UC_2_REG_ADDR_POS 8
1217  #define MXC_F_AFE_ADC_ZERO_UC_2_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_2_REG_ADDR_POS))
1227  #define MXC_F_AFE_ADC_ZERO_UC_3_REG_DATA_POS 0
1228  #define MXC_F_AFE_ADC_ZERO_UC_3_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_3_REG_DATA_POS))
1230  #define MXC_F_AFE_ADC_ZERO_UC_3_REG_ADDR_POS 8
1231  #define MXC_F_AFE_ADC_ZERO_UC_3_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_3_REG_ADDR_POS))
1241  #define MXC_F_AFE_ADC_ZERO_UC_4_REG_DATA_POS 0
1242  #define MXC_F_AFE_ADC_ZERO_UC_4_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_4_REG_DATA_POS))
1244  #define MXC_F_AFE_ADC_ZERO_UC_4_REG_ADDR_POS 8
1245  #define MXC_F_AFE_ADC_ZERO_UC_4_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_4_REG_ADDR_POS))
1255  #define MXC_F_AFE_ADC_ZERO_UC_5_REG_DATA_POS 0
1256  #define MXC_F_AFE_ADC_ZERO_UC_5_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_5_REG_DATA_POS))
1258  #define MXC_F_AFE_ADC_ZERO_UC_5_REG_ADDR_POS 8
1259  #define MXC_F_AFE_ADC_ZERO_UC_5_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_5_REG_ADDR_POS))
1269  #define MXC_F_AFE_ADC_ZERO_UC_6_REG_DATA_POS 0
1270  #define MXC_F_AFE_ADC_ZERO_UC_6_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_6_REG_DATA_POS))
1272  #define MXC_F_AFE_ADC_ZERO_UC_6_REG_ADDR_POS 8
1273  #define MXC_F_AFE_ADC_ZERO_UC_6_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_6_REG_ADDR_POS))
1283  #define MXC_F_AFE_ADC_ZERO_UC_7_REG_DATA_POS 0
1284  #define MXC_F_AFE_ADC_ZERO_UC_7_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_7_REG_DATA_POS))
1286  #define MXC_F_AFE_ADC_ZERO_UC_7_REG_ADDR_POS 8
1287  #define MXC_F_AFE_ADC_ZERO_UC_7_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_7_REG_ADDR_POS))
1297  #define MXC_F_AFE_ADC_ZERO_UC_8_REG_DATA_POS 0
1298  #define MXC_F_AFE_ADC_ZERO_UC_8_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_8_REG_DATA_POS))
1300  #define MXC_F_AFE_ADC_ZERO_UC_8_REG_ADDR_POS 8
1301  #define MXC_F_AFE_ADC_ZERO_UC_8_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_8_REG_ADDR_POS))
1311  #define MXC_F_AFE_ADC_ZERO_UC_9_REG_DATA_POS 0
1312  #define MXC_F_AFE_ADC_ZERO_UC_9_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_9_REG_DATA_POS))
1314  #define MXC_F_AFE_ADC_ZERO_UC_9_REG_ADDR_POS 8
1315  #define MXC_F_AFE_ADC_ZERO_UC_9_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_9_REG_ADDR_POS))
1325  #define MXC_F_AFE_ADC_ZERO_UC_10_REG_DATA_POS 0
1326  #define MXC_F_AFE_ADC_ZERO_UC_10_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_10_REG_DATA_POS))
1328  #define MXC_F_AFE_ADC_ZERO_UC_10_REG_ADDR_POS 8
1329  #define MXC_F_AFE_ADC_ZERO_UC_10_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_10_REG_ADDR_POS))
1339  #define MXC_F_AFE_ADC_ZERO_UC_11_REG_DATA_POS 0
1340  #define MXC_F_AFE_ADC_ZERO_UC_11_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_11_REG_DATA_POS))
1342  #define MXC_F_AFE_ADC_ZERO_UC_11_REG_ADDR_POS 8
1343  #define MXC_F_AFE_ADC_ZERO_UC_11_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_11_REG_ADDR_POS))
1353  #define MXC_F_AFE_ADC_ZERO_UC_12_REG_DATA_POS 0
1354  #define MXC_F_AFE_ADC_ZERO_UC_12_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_12_REG_DATA_POS))
1356  #define MXC_F_AFE_ADC_ZERO_UC_12_REG_ADDR_POS 8
1357  #define MXC_F_AFE_ADC_ZERO_UC_12_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_12_REG_ADDR_POS))
1367  #define MXC_F_AFE_ADC_ZERO_UC_13_REG_DATA_POS 0
1368  #define MXC_F_AFE_ADC_ZERO_UC_13_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_13_REG_DATA_POS))
1370  #define MXC_F_AFE_ADC_ZERO_UC_13_REG_ADDR_POS 8
1371  #define MXC_F_AFE_ADC_ZERO_UC_13_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_13_REG_ADDR_POS))
1381  #define MXC_F_AFE_ADC_ZERO_UC_14_REG_DATA_POS 0
1382  #define MXC_F_AFE_ADC_ZERO_UC_14_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_14_REG_DATA_POS))
1384  #define MXC_F_AFE_ADC_ZERO_UC_14_REG_ADDR_POS 8
1385  #define MXC_F_AFE_ADC_ZERO_UC_14_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_14_REG_ADDR_POS))
1395  #define MXC_F_AFE_ADC_ZERO_UC_15_REG_DATA_POS 0
1396  #define MXC_F_AFE_ADC_ZERO_UC_15_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_15_REG_DATA_POS))
1398  #define MXC_F_AFE_ADC_ZERO_UC_15_REG_ADDR_POS 8
1399  #define MXC_F_AFE_ADC_ZERO_UC_15_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_15_REG_ADDR_POS))
1409  #define MXC_F_AFE_ADC_ZERO_UC_16_REG_DATA_POS 0
1410  #define MXC_F_AFE_ADC_ZERO_UC_16_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_16_REG_DATA_POS))
1412  #define MXC_F_AFE_ADC_ZERO_UC_16_REG_ADDR_POS 8
1413  #define MXC_F_AFE_ADC_ZERO_UC_16_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_16_REG_ADDR_POS))
1423  #define MXC_F_AFE_ADC_ZERO_UC_17_REG_DATA_POS 0
1424  #define MXC_F_AFE_ADC_ZERO_UC_17_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_17_REG_DATA_POS))
1426  #define MXC_F_AFE_ADC_ZERO_UC_17_REG_ADDR_POS 8
1427  #define MXC_F_AFE_ADC_ZERO_UC_17_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_17_REG_ADDR_POS))
1437  #define MXC_F_AFE_ADC_ZERO_UC_18_REG_DATA_POS 0
1438  #define MXC_F_AFE_ADC_ZERO_UC_18_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_18_REG_DATA_POS))
1440  #define MXC_F_AFE_ADC_ZERO_UC_18_REG_ADDR_POS 8
1441  #define MXC_F_AFE_ADC_ZERO_UC_18_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_18_REG_ADDR_POS))
1451  #define MXC_F_AFE_ADC_ZERO_UC_19_REG_DATA_POS 0
1452  #define MXC_F_AFE_ADC_ZERO_UC_19_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_19_REG_DATA_POS))
1454  #define MXC_F_AFE_ADC_ZERO_UC_19_REG_ADDR_POS 8
1455  #define MXC_F_AFE_ADC_ZERO_UC_19_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_19_REG_ADDR_POS))
1465  #define MXC_F_AFE_ADC_ZERO_UC_20_REG_DATA_POS 0
1466  #define MXC_F_AFE_ADC_ZERO_UC_20_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_20_REG_DATA_POS))
1468  #define MXC_F_AFE_ADC_ZERO_UC_20_REG_ADDR_POS 8
1469  #define MXC_F_AFE_ADC_ZERO_UC_20_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_20_REG_ADDR_POS))
1479  #define MXC_F_AFE_ADC_ZERO_UC_21_REG_DATA_POS 0
1480  #define MXC_F_AFE_ADC_ZERO_UC_21_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_21_REG_DATA_POS))
1482  #define MXC_F_AFE_ADC_ZERO_UC_21_REG_ADDR_POS 8
1483  #define MXC_F_AFE_ADC_ZERO_UC_21_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_21_REG_ADDR_POS))
1493  #define MXC_F_AFE_ADC_ZERO_UC_22_REG_DATA_POS 0
1494  #define MXC_F_AFE_ADC_ZERO_UC_22_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_22_REG_DATA_POS))
1496  #define MXC_F_AFE_ADC_ZERO_UC_22_REG_ADDR_POS 8
1497  #define MXC_F_AFE_ADC_ZERO_UC_22_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_22_REG_ADDR_POS))
1507  #define MXC_F_AFE_ADC_ZERO_UC_23_REG_DATA_POS 0
1508  #define MXC_F_AFE_ADC_ZERO_UC_23_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_23_REG_DATA_POS))
1510  #define MXC_F_AFE_ADC_ZERO_UC_23_REG_ADDR_POS 8
1511  #define MXC_F_AFE_ADC_ZERO_UC_23_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_23_REG_ADDR_POS))
1521  #define MXC_F_AFE_ADC_ZERO_UC_24_REG_DATA_POS 0
1522  #define MXC_F_AFE_ADC_ZERO_UC_24_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_24_REG_DATA_POS))
1524  #define MXC_F_AFE_ADC_ZERO_UC_24_REG_ADDR_POS 8
1525  #define MXC_F_AFE_ADC_ZERO_UC_24_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_24_REG_ADDR_POS))
1535  #define MXC_F_AFE_ADC_ZERO_UC_25_REG_DATA_POS 0
1536  #define MXC_F_AFE_ADC_ZERO_UC_25_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_25_REG_DATA_POS))
1538  #define MXC_F_AFE_ADC_ZERO_UC_25_REG_ADDR_POS 8
1539  #define MXC_F_AFE_ADC_ZERO_UC_25_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_25_REG_ADDR_POS))
1549  #define MXC_F_AFE_ADC_ZERO_UC_26_REG_DATA_POS 0
1550  #define MXC_F_AFE_ADC_ZERO_UC_26_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_26_REG_DATA_POS))
1552  #define MXC_F_AFE_ADC_ZERO_UC_26_REG_ADDR_POS 8
1553  #define MXC_F_AFE_ADC_ZERO_UC_26_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_26_REG_ADDR_POS))
1563  #define MXC_F_AFE_ADC_ZERO_UC_27_REG_DATA_POS 0
1564  #define MXC_F_AFE_ADC_ZERO_UC_27_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_27_REG_DATA_POS))
1566  #define MXC_F_AFE_ADC_ZERO_UC_27_REG_ADDR_POS 8
1567  #define MXC_F_AFE_ADC_ZERO_UC_27_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_27_REG_ADDR_POS))
1577  #define MXC_F_AFE_ADC_ZERO_UC_28_REG_DATA_POS 0
1578  #define MXC_F_AFE_ADC_ZERO_UC_28_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_28_REG_DATA_POS))
1580  #define MXC_F_AFE_ADC_ZERO_UC_28_REG_ADDR_POS 8
1581  #define MXC_F_AFE_ADC_ZERO_UC_28_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_28_REG_ADDR_POS))
1591  #define MXC_F_AFE_ADC_ZERO_UC_29_REG_DATA_POS 0
1592  #define MXC_F_AFE_ADC_ZERO_UC_29_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_29_REG_DATA_POS))
1594  #define MXC_F_AFE_ADC_ZERO_UC_29_REG_ADDR_POS 8
1595  #define MXC_F_AFE_ADC_ZERO_UC_29_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_29_REG_ADDR_POS))
1605  #define MXC_F_AFE_ADC_ZERO_UC_30_REG_DATA_POS 0
1606  #define MXC_F_AFE_ADC_ZERO_UC_30_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_30_REG_DATA_POS))
1608  #define MXC_F_AFE_ADC_ZERO_UC_30_REG_ADDR_POS 8
1609  #define MXC_F_AFE_ADC_ZERO_UC_30_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_30_REG_ADDR_POS))
1619  #define MXC_F_AFE_ADC_ZERO_UC_31_REG_DATA_POS 0
1620  #define MXC_F_AFE_ADC_ZERO_UC_31_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_31_REG_DATA_POS))
1622  #define MXC_F_AFE_ADC_ZERO_UC_31_REG_ADDR_POS 8
1623  #define MXC_F_AFE_ADC_ZERO_UC_31_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_31_REG_ADDR_POS))
1633  #define MXC_F_AFE_ADC_ZERO_UC_32_REG_DATA_POS 0
1634  #define MXC_F_AFE_ADC_ZERO_UC_32_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_32_REG_DATA_POS))
1636  #define MXC_F_AFE_ADC_ZERO_UC_32_REG_ADDR_POS 8
1637  #define MXC_F_AFE_ADC_ZERO_UC_32_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_32_REG_ADDR_POS))
1647  #define MXC_F_AFE_ADC_ZERO_UC_33_REG_DATA_POS 0
1648  #define MXC_F_AFE_ADC_ZERO_UC_33_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_33_REG_DATA_POS))
1650  #define MXC_F_AFE_ADC_ZERO_UC_33_REG_ADDR_POS 8
1651  #define MXC_F_AFE_ADC_ZERO_UC_33_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_33_REG_ADDR_POS))
1661  #define MXC_F_AFE_ADC_ZERO_UC_34_REG_DATA_POS 0
1662  #define MXC_F_AFE_ADC_ZERO_UC_34_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_34_REG_DATA_POS))
1664  #define MXC_F_AFE_ADC_ZERO_UC_34_REG_ADDR_POS 8
1665  #define MXC_F_AFE_ADC_ZERO_UC_34_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_34_REG_ADDR_POS))
1675  #define MXC_F_AFE_ADC_ZERO_UC_35_REG_DATA_POS 0
1676  #define MXC_F_AFE_ADC_ZERO_UC_35_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_35_REG_DATA_POS))
1678  #define MXC_F_AFE_ADC_ZERO_UC_35_REG_ADDR_POS 8
1679  #define MXC_F_AFE_ADC_ZERO_UC_35_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_35_REG_ADDR_POS))
1689  #define MXC_F_AFE_ADC_ZERO_UC_36_REG_DATA_POS 0
1690  #define MXC_F_AFE_ADC_ZERO_UC_36_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_36_REG_DATA_POS))
1692  #define MXC_F_AFE_ADC_ZERO_UC_36_REG_ADDR_POS 8
1693  #define MXC_F_AFE_ADC_ZERO_UC_36_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_36_REG_ADDR_POS))
1703  #define MXC_F_AFE_ADC_ZERO_UC_37_REG_DATA_POS 0
1704  #define MXC_F_AFE_ADC_ZERO_UC_37_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_37_REG_DATA_POS))
1706  #define MXC_F_AFE_ADC_ZERO_UC_37_REG_ADDR_POS 8
1707  #define MXC_F_AFE_ADC_ZERO_UC_37_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_37_REG_ADDR_POS))
1717  #define MXC_F_AFE_ADC_ZERO_UC_38_REG_DATA_POS 0
1718  #define MXC_F_AFE_ADC_ZERO_UC_38_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_38_REG_DATA_POS))
1720  #define MXC_F_AFE_ADC_ZERO_UC_38_REG_ADDR_POS 8
1721  #define MXC_F_AFE_ADC_ZERO_UC_38_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_38_REG_ADDR_POS))
1731  #define MXC_F_AFE_ADC_ZERO_UC_39_REG_DATA_POS 0
1732  #define MXC_F_AFE_ADC_ZERO_UC_39_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_39_REG_DATA_POS))
1734  #define MXC_F_AFE_ADC_ZERO_UC_39_REG_ADDR_POS 8
1735  #define MXC_F_AFE_ADC_ZERO_UC_39_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_39_REG_ADDR_POS))
1745  #define MXC_F_AFE_ADC_ZERO_UC_40_REG_DATA_POS 0
1746  #define MXC_F_AFE_ADC_ZERO_UC_40_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_40_REG_DATA_POS))
1748  #define MXC_F_AFE_ADC_ZERO_UC_40_REG_ADDR_POS 8
1749  #define MXC_F_AFE_ADC_ZERO_UC_40_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_40_REG_ADDR_POS))
1759  #define MXC_F_AFE_ADC_ZERO_UC_41_REG_DATA_POS 0
1760  #define MXC_F_AFE_ADC_ZERO_UC_41_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_41_REG_DATA_POS))
1762  #define MXC_F_AFE_ADC_ZERO_UC_41_REG_ADDR_POS 8
1763  #define MXC_F_AFE_ADC_ZERO_UC_41_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_41_REG_ADDR_POS))
1773  #define MXC_F_AFE_ADC_ZERO_UC_42_REG_DATA_POS 0
1774  #define MXC_F_AFE_ADC_ZERO_UC_42_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_42_REG_DATA_POS))
1776  #define MXC_F_AFE_ADC_ZERO_UC_42_REG_ADDR_POS 8
1777  #define MXC_F_AFE_ADC_ZERO_UC_42_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_42_REG_ADDR_POS))
1787  #define MXC_F_AFE_ADC_ZERO_UC_43_REG_DATA_POS 0
1788  #define MXC_F_AFE_ADC_ZERO_UC_43_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_43_REG_DATA_POS))
1790  #define MXC_F_AFE_ADC_ZERO_UC_43_REG_ADDR_POS 8
1791  #define MXC_F_AFE_ADC_ZERO_UC_43_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_43_REG_ADDR_POS))
1801  #define MXC_F_AFE_ADC_ZERO_UC_44_REG_DATA_POS 0
1802  #define MXC_F_AFE_ADC_ZERO_UC_44_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_44_REG_DATA_POS))
1804  #define MXC_F_AFE_ADC_ZERO_UC_44_REG_ADDR_POS 8
1805  #define MXC_F_AFE_ADC_ZERO_UC_44_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_44_REG_ADDR_POS))
1815  #define MXC_F_AFE_ADC_ZERO_UC_45_REG_DATA_POS 0
1816  #define MXC_F_AFE_ADC_ZERO_UC_45_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_45_REG_DATA_POS))
1818  #define MXC_F_AFE_ADC_ZERO_UC_45_REG_ADDR_POS 8
1819  #define MXC_F_AFE_ADC_ZERO_UC_45_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_45_REG_ADDR_POS))
1829  #define MXC_F_AFE_ADC_ZERO_UC_46_REG_DATA_POS 0
1830  #define MXC_F_AFE_ADC_ZERO_UC_46_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_46_REG_DATA_POS))
1832  #define MXC_F_AFE_ADC_ZERO_UC_46_REG_ADDR_POS 8
1833  #define MXC_F_AFE_ADC_ZERO_UC_46_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_46_REG_ADDR_POS))
1843  #define MXC_F_AFE_ADC_ZERO_UC_47_REG_DATA_POS 0
1844  #define MXC_F_AFE_ADC_ZERO_UC_47_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_47_REG_DATA_POS))
1846  #define MXC_F_AFE_ADC_ZERO_UC_47_REG_ADDR_POS 8
1847  #define MXC_F_AFE_ADC_ZERO_UC_47_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_47_REG_ADDR_POS))
1857  #define MXC_F_AFE_ADC_ZERO_UC_48_REG_DATA_POS 0
1858  #define MXC_F_AFE_ADC_ZERO_UC_48_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_48_REG_DATA_POS))
1860  #define MXC_F_AFE_ADC_ZERO_UC_48_REG_ADDR_POS 8
1861  #define MXC_F_AFE_ADC_ZERO_UC_48_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_48_REG_ADDR_POS))
1871  #define MXC_F_AFE_ADC_ZERO_UC_49_REG_DATA_POS 0
1872  #define MXC_F_AFE_ADC_ZERO_UC_49_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_49_REG_DATA_POS))
1874  #define MXC_F_AFE_ADC_ZERO_UC_49_REG_ADDR_POS 8
1875  #define MXC_F_AFE_ADC_ZERO_UC_49_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_49_REG_ADDR_POS))
1885  #define MXC_F_AFE_ADC_ZERO_UC_50_REG_DATA_POS 0
1886  #define MXC_F_AFE_ADC_ZERO_UC_50_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_50_REG_DATA_POS))
1888  #define MXC_F_AFE_ADC_ZERO_UC_50_REG_ADDR_POS 8
1889  #define MXC_F_AFE_ADC_ZERO_UC_50_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_50_REG_ADDR_POS))
1899  #define MXC_F_AFE_ADC_ZERO_UC_51_REG_DATA_POS 0
1900  #define MXC_F_AFE_ADC_ZERO_UC_51_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_51_REG_DATA_POS))
1902  #define MXC_F_AFE_ADC_ZERO_UC_51_REG_ADDR_POS 8
1903  #define MXC_F_AFE_ADC_ZERO_UC_51_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_51_REG_ADDR_POS))
1913  #define MXC_F_AFE_ADC_ZERO_UC_52_REG_DATA_POS 0
1914  #define MXC_F_AFE_ADC_ZERO_UC_52_REG_DATA ((uint16_t)(0xFFUL << MXC_F_AFE_ADC_ZERO_UC_52_REG_DATA_POS))
1916  #define MXC_F_AFE_ADC_ZERO_UC_52_REG_ADDR_POS 8
1917  #define MXC_F_AFE_ADC_ZERO_UC_52_REG_ADDR ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UC_52_REG_ADDR_POS))
1927  #define MXC_F_AFE_ADC_ZERO_UCADDR_UCADDR_POS 0
1928  #define MXC_F_AFE_ADC_ZERO_UCADDR_UCADDR ((uint8_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_UCADDR_UCADDR_POS))
1938  #define MXC_F_AFE_ADC_ZERO_FT_PWORD_FT_PWORD_POS 0
1939  #define MXC_F_AFE_ADC_ZERO_FT_PWORD_FT_PWORD ((uint8_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_FT_PWORD_FT_PWORD_POS))
1940  #define MXC_V_AFE_ADC_ZERO_FT_PWORD_FT_PWORD_PWORD_1 ((uint8_t)0x48UL)
1941  #define MXC_S_AFE_ADC_ZERO_FT_PWORD_FT_PWORD_PWORD_1 (MXC_V_AFE_ADC_ZERO_FT_PWORD_FT_PWORD_PWORD_1 << MXC_F_AFE_ADC_ZERO_FT_PWORD_FT_PWORD_POS)
1942  #define MXC_V_AFE_ADC_ZERO_FT_PWORD_FT_PWORD_PWORD_2 ((uint8_t)0x7BUL)
1943  #define MXC_S_AFE_ADC_ZERO_FT_PWORD_FT_PWORD_PWORD_2 (MXC_V_AFE_ADC_ZERO_FT_PWORD_FT_PWORD_PWORD_2 << MXC_F_AFE_ADC_ZERO_FT_PWORD_FT_PWORD_POS)
1953  #define MXC_F_AFE_ADC_ZERO_ADC_TRIM0_VGB_TRIM_POS 0
1954  #define MXC_F_AFE_ADC_ZERO_ADC_TRIM0_VGB_TRIM ((uint32_t)(0x3FUL << MXC_F_AFE_ADC_ZERO_ADC_TRIM0_VGB_TRIM_POS))
1956  #define MXC_F_AFE_ADC_ZERO_ADC_TRIM0_IP_TRIM_POS 6
1957  #define MXC_F_AFE_ADC_ZERO_ADC_TRIM0_IP_TRIM ((uint32_t)(0x1FUL << MXC_F_AFE_ADC_ZERO_ADC_TRIM0_IP_TRIM_POS))
1959  #define MXC_F_AFE_ADC_ZERO_ADC_TRIM0_IB_TRIM_POS 11
1960  #define MXC_F_AFE_ADC_ZERO_ADC_TRIM0_IB_TRIM ((uint32_t)(0x3FUL << MXC_F_AFE_ADC_ZERO_ADC_TRIM0_IB_TRIM_POS))
1962  #define MXC_F_AFE_ADC_ZERO_ADC_TRIM0_CLKSKEW_POS 17
1963  #define MXC_F_AFE_ADC_ZERO_ADC_TRIM0_CLKSKEW ((uint32_t)(0x3UL << MXC_F_AFE_ADC_ZERO_ADC_TRIM0_CLKSKEW_POS))
1973  #define MXC_F_AFE_ADC_ZERO_ADC_TRIM1_IDAC0_TRIM_POS 0
1974  #define MXC_F_AFE_ADC_ZERO_ADC_TRIM1_IDAC0_TRIM ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_ADC_TRIM1_IDAC0_TRIM_POS))
1976  #define MXC_F_AFE_ADC_ZERO_ADC_TRIM1_IDAC1_TRIM_POS 7
1977  #define MXC_F_AFE_ADC_ZERO_ADC_TRIM1_IDAC1_TRIM ((uint16_t)(0x7FUL << MXC_F_AFE_ADC_ZERO_ADC_TRIM1_IDAC1_TRIM_POS))
1987  #define MXC_F_AFE_ADC_ZERO_ANA_TRIM_LDO_TRIM_POS 0
1988  #define MXC_F_AFE_ADC_ZERO_ANA_TRIM_LDO_TRIM ((uint16_t)(0xFUL << MXC_F_AFE_ADC_ZERO_ANA_TRIM_LDO_TRIM_POS))
1990  #define MXC_F_AFE_ADC_ZERO_ANA_TRIM_OSC_TRIM_POS 4
1991  #define MXC_F_AFE_ADC_ZERO_ANA_TRIM_OSC_TRIM ((uint16_t)(0x3FUL << MXC_F_AFE_ADC_ZERO_ANA_TRIM_OSC_TRIM_POS))
1993  #define MXC_F_AFE_ADC_ZERO_ANA_TRIM_OSC_FSEL_POS 10
1994  #define MXC_F_AFE_ADC_ZERO_ANA_TRIM_OSC_FSEL ((uint16_t)(0x3UL << MXC_F_AFE_ADC_ZERO_ANA_TRIM_OSC_FSEL_POS))
1996  #define MXC_F_AFE_ADC_ZERO_ANA_TRIM_PKG_TRIM_POS 12
1997  #define MXC_F_AFE_ADC_ZERO_ANA_TRIM_PKG_TRIM ((uint16_t)(0x3UL << MXC_F_AFE_ADC_ZERO_ANA_TRIM_PKG_TRIM_POS))
1999  #define MXC_F_AFE_ADC_ZERO_ANA_TRIM_RES_TRIM_POS 14
2000  #define MXC_F_AFE_ADC_ZERO_ANA_TRIM_RES_TRIM ((uint16_t)(0x1UL << MXC_F_AFE_ADC_ZERO_ANA_TRIM_RES_TRIM_POS))
2010  #define MXC_F_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_POS 0
2011  #define MXC_F_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL ((uint8_t)(0x3UL << MXC_F_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_POS))
2012  #define MXC_V_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_ADC0_BANK ((uint8_t)0x0UL)
2013  #define MXC_S_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_ADC0_BANK (MXC_V_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_ADC0_BANK << MXC_F_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_POS)
2014  #define MXC_V_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_ADC1_BANK ((uint8_t)0x1UL)
2015  #define MXC_S_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_ADC1_BANK (MXC_V_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_ADC1_BANK << MXC_F_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_POS)
2016  #define MXC_V_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_DAC12_BANK ((uint8_t)0x2UL)
2017  #define MXC_S_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_DAC12_BANK (MXC_V_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_DAC12_BANK << MXC_F_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_POS)
2018  #define MXC_V_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_HART_BANK ((uint8_t)0x3UL)
2019  #define MXC_S_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_HART_BANK (MXC_V_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_HART_BANK << MXC_F_AFE_ADC_ZERO_SYS_CTRL_ANA_SRC_SEL_POS)
2021  #define MXC_F_AFE_ADC_ZERO_SYS_CTRL_CRC5_POS 2
2022  #define MXC_F_AFE_ADC_ZERO_SYS_CTRL_CRC5 ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_SYS_CTRL_CRC5_POS))
2024  #define MXC_F_AFE_ADC_ZERO_SYS_CTRL_HART_EN_POS 4
2025  #define MXC_F_AFE_ADC_ZERO_SYS_CTRL_HART_EN ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_SYS_CTRL_HART_EN_POS))
2027  #define MXC_F_AFE_ADC_ZERO_SYS_CTRL_SPI_ABORT_DIS_POS 5
2028  #define MXC_F_AFE_ADC_ZERO_SYS_CTRL_SPI_ABORT_DIS ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_SYS_CTRL_SPI_ABORT_DIS_POS))
2030  #define MXC_F_AFE_ADC_ZERO_SYS_CTRL_POR_FLAG_POS 6
2031  #define MXC_F_AFE_ADC_ZERO_SYS_CTRL_POR_FLAG ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_SYS_CTRL_POR_FLAG_POS))
2033  #define MXC_F_AFE_ADC_ZERO_SYS_CTRL_CRC_INV_POS 7
2034  #define MXC_F_AFE_ADC_ZERO_SYS_CTRL_CRC_INV ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_SYS_CTRL_CRC_INV_POS))
2044  #define MXC_F_AFE_ADC_ZERO_TS_CTRL_TS_EN_POS 0
2045  #define MXC_F_AFE_ADC_ZERO_TS_CTRL_TS_EN ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_TS_CTRL_TS_EN_POS))
2047  #define MXC_F_AFE_ADC_ZERO_TS_CTRL_TS_CONV_EN_POS 1
2048  #define MXC_F_AFE_ADC_ZERO_TS_CTRL_TS_CONV_EN ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_TS_CTRL_TS_CONV_EN_POS))
2050  #define MXC_F_AFE_ADC_ZERO_TS_CTRL_TS_INTG_RDY_POS 2
2051  #define MXC_F_AFE_ADC_ZERO_TS_CTRL_TS_INTG_RDY ((uint8_t)(0x1UL << MXC_F_AFE_ADC_ZERO_TS_CTRL_TS_INTG_RDY_POS))
2055 #ifdef __cplusplus
2056 }
2057 #endif
2058 
2059 #endif /* _AFE_ADC_ZERO_REGS_H_ */