MAX32665 Peripheral Driver API
Peripheral Driver API for the MAX32665
GCR_EVENT_EN

Macros

#define MXC_F_GCR_EVENT_EN_CPU0DMA0EVENT_POS   0
 
#define MXC_F_GCR_EVENT_EN_CPU0DMA0EVENT   ((uint32_t)(0x1UL << MXC_F_GCR_EVENT_EN_CPU0DMA0EVENT_POS))
 
#define MXC_F_GCR_EVENT_EN_CPU0DMA1EVENT_POS   1
 
#define MXC_F_GCR_EVENT_EN_CPU0DMA1EVENT   ((uint32_t)(0x1UL << MXC_F_GCR_EVENT_EN_CPU0DMA1EVENT_POS))
 
#define MXC_F_GCR_EVENT_EN_CPU0TXEVENT_POS   2
 
#define MXC_F_GCR_EVENT_EN_CPU0TXEVENT   ((uint32_t)(0x1UL << MXC_F_GCR_EVENT_EN_CPU0TXEVENT_POS))
 
#define MXC_F_GCR_EVENT_EN_CPU1DMA0EVENT_POS   3
 
#define MXC_F_GCR_EVENT_EN_CPU1DMA0EVENT   ((uint32_t)(0x1UL << MXC_F_GCR_EVENT_EN_CPU1DMA0EVENT_POS))
 
#define MXC_F_GCR_EVENT_EN_CPU1DMA1EVENT_POS   4
 
#define MXC_F_GCR_EVENT_EN_CPU1DMA1EVENT   ((uint32_t)(0x1UL << MXC_F_GCR_EVENT_EN_CPU1DMA1EVENT_POS))
 
#define MXC_F_GCR_EVENT_EN_CPU1TXEVENT_POS   5
 
#define MXC_F_GCR_EVENT_EN_CPU1TXEVENT   ((uint32_t)(0x1UL << MXC_F_GCR_EVENT_EN_CPU1TXEVENT_POS))
 

Detailed Description

Event Enable Register.

Macro Definition Documentation

◆ MXC_F_GCR_EVENT_EN_CPU0DMA0EVENT

#define MXC_F_GCR_EVENT_EN_CPU0DMA0EVENT   ((uint32_t)(0x1UL << MXC_F_GCR_EVENT_EN_CPU0DMA0EVENT_POS))

EVENT_EN_CPU0DMA0EVENT Mask

◆ MXC_F_GCR_EVENT_EN_CPU0DMA0EVENT_POS

#define MXC_F_GCR_EVENT_EN_CPU0DMA0EVENT_POS   0

EVENT_EN_CPU0DMA0EVENT Position

◆ MXC_F_GCR_EVENT_EN_CPU0DMA1EVENT

#define MXC_F_GCR_EVENT_EN_CPU0DMA1EVENT   ((uint32_t)(0x1UL << MXC_F_GCR_EVENT_EN_CPU0DMA1EVENT_POS))

EVENT_EN_CPU0DMA1EVENT Mask

◆ MXC_F_GCR_EVENT_EN_CPU0DMA1EVENT_POS

#define MXC_F_GCR_EVENT_EN_CPU0DMA1EVENT_POS   1

EVENT_EN_CPU0DMA1EVENT Position

◆ MXC_F_GCR_EVENT_EN_CPU0TXEVENT

#define MXC_F_GCR_EVENT_EN_CPU0TXEVENT   ((uint32_t)(0x1UL << MXC_F_GCR_EVENT_EN_CPU0TXEVENT_POS))

EVENT_EN_CPU0TXEVENT Mask

◆ MXC_F_GCR_EVENT_EN_CPU0TXEVENT_POS

#define MXC_F_GCR_EVENT_EN_CPU0TXEVENT_POS   2

EVENT_EN_CPU0TXEVENT Position

◆ MXC_F_GCR_EVENT_EN_CPU1DMA0EVENT

#define MXC_F_GCR_EVENT_EN_CPU1DMA0EVENT   ((uint32_t)(0x1UL << MXC_F_GCR_EVENT_EN_CPU1DMA0EVENT_POS))

EVENT_EN_CPU1DMA0EVENT Mask

◆ MXC_F_GCR_EVENT_EN_CPU1DMA0EVENT_POS

#define MXC_F_GCR_EVENT_EN_CPU1DMA0EVENT_POS   3

EVENT_EN_CPU1DMA0EVENT Position

◆ MXC_F_GCR_EVENT_EN_CPU1DMA1EVENT

#define MXC_F_GCR_EVENT_EN_CPU1DMA1EVENT   ((uint32_t)(0x1UL << MXC_F_GCR_EVENT_EN_CPU1DMA1EVENT_POS))

EVENT_EN_CPU1DMA1EVENT Mask

◆ MXC_F_GCR_EVENT_EN_CPU1DMA1EVENT_POS

#define MXC_F_GCR_EVENT_EN_CPU1DMA1EVENT_POS   4

EVENT_EN_CPU1DMA1EVENT Position

◆ MXC_F_GCR_EVENT_EN_CPU1TXEVENT

#define MXC_F_GCR_EVENT_EN_CPU1TXEVENT   ((uint32_t)(0x1UL << MXC_F_GCR_EVENT_EN_CPU1TXEVENT_POS))

EVENT_EN_CPU1TXEVENT Mask

◆ MXC_F_GCR_EVENT_EN_CPU1TXEVENT_POS

#define MXC_F_GCR_EVENT_EN_CPU1TXEVENT_POS   5

EVENT_EN_CPU1TXEVENT Position