MAX32665 Peripheral Driver API
Peripheral Driver API for the MAX32665
GCR_ECC_NDED

Macros

#define MXC_F_GCR_ECC_NDED_SYSRAM0ECCNDED_POS   0
 
#define MXC_F_GCR_ECC_NDED_SYSRAM0ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_SYSRAM0ECCNDED_POS))
 
#define MXC_F_GCR_ECC_NDED_SYSRAM1ECCNDED_POS   1
 
#define MXC_F_GCR_ECC_NDED_SYSRAM1ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_SYSRAM1ECCNDED_POS))
 
#define MXC_F_GCR_ECC_NDED_SYSRAM2ECCNDED_POS   2
 
#define MXC_F_GCR_ECC_NDED_SYSRAM2ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_SYSRAM2ECCNDED_POS))
 
#define MXC_F_GCR_ECC_NDED_SYSRAM3ECCNDED_POS   3
 
#define MXC_F_GCR_ECC_NDED_SYSRAM3ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_SYSRAM3ECCNDED_POS))
 
#define MXC_F_GCR_ECC_NDED_SYSRAM4ECCNDED_POS   4
 
#define MXC_F_GCR_ECC_NDED_SYSRAM4ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_SYSRAM4ECCNDED_POS))
 
#define MXC_F_GCR_ECC_NDED_SYSRAM5ECCNDED_POS   5
 
#define MXC_F_GCR_ECC_NDED_SYSRAM5ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_SYSRAM5ECCNDED_POS))
 
#define MXC_F_GCR_ECC_NDED_SYSRAM6ECCNDED_POS   6
 
#define MXC_F_GCR_ECC_NDED_SYSRAM6ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_SYSRAM6ECCNDED_POS))
 
#define MXC_F_GCR_ECC_NDED_IC0ECCNDED_POS   8
 
#define MXC_F_GCR_ECC_NDED_IC0ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_IC0ECCNDED_POS))
 
#define MXC_F_GCR_ECC_NDED_IC1ECCNDED_POS   9
 
#define MXC_F_GCR_ECC_NDED_IC1ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_IC1ECCNDED_POS))
 
#define MXC_F_GCR_ECC_NDED_ICXIPECCNDED_POS   10
 
#define MXC_F_GCR_ECC_NDED_ICXIPECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_ICXIPECCNDED_POS))
 
#define MXC_F_GCR_ECC_NDED_FL0ECCNDED_POS   11
 
#define MXC_F_GCR_ECC_NDED_FL0ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_FL0ECCNDED_POS))
 
#define MXC_F_GCR_ECC_NDED_FL1ECCNDED_POS   12
 
#define MXC_F_GCR_ECC_NDED_FL1ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_FL1ECCNDED_POS))
 

Detailed Description

ECC Not Double Error Detect Register.

Macro Definition Documentation

◆ MXC_F_GCR_ECC_NDED_FL0ECCNDED

#define MXC_F_GCR_ECC_NDED_FL0ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_FL0ECCNDED_POS))

ECC_NDED_FL0ECCNDED Mask

◆ MXC_F_GCR_ECC_NDED_FL0ECCNDED_POS

#define MXC_F_GCR_ECC_NDED_FL0ECCNDED_POS   11

ECC_NDED_FL0ECCNDED Position

◆ MXC_F_GCR_ECC_NDED_FL1ECCNDED

#define MXC_F_GCR_ECC_NDED_FL1ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_FL1ECCNDED_POS))

ECC_NDED_FL1ECCNDED Mask

◆ MXC_F_GCR_ECC_NDED_FL1ECCNDED_POS

#define MXC_F_GCR_ECC_NDED_FL1ECCNDED_POS   12

ECC_NDED_FL1ECCNDED Position

◆ MXC_F_GCR_ECC_NDED_IC0ECCNDED

#define MXC_F_GCR_ECC_NDED_IC0ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_IC0ECCNDED_POS))

ECC_NDED_IC0ECCNDED Mask

◆ MXC_F_GCR_ECC_NDED_IC0ECCNDED_POS

#define MXC_F_GCR_ECC_NDED_IC0ECCNDED_POS   8

ECC_NDED_IC0ECCNDED Position

◆ MXC_F_GCR_ECC_NDED_IC1ECCNDED

#define MXC_F_GCR_ECC_NDED_IC1ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_IC1ECCNDED_POS))

ECC_NDED_IC1ECCNDED Mask

◆ MXC_F_GCR_ECC_NDED_IC1ECCNDED_POS

#define MXC_F_GCR_ECC_NDED_IC1ECCNDED_POS   9

ECC_NDED_IC1ECCNDED Position

◆ MXC_F_GCR_ECC_NDED_ICXIPECCNDED

#define MXC_F_GCR_ECC_NDED_ICXIPECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_ICXIPECCNDED_POS))

ECC_NDED_ICXIPECCNDED Mask

◆ MXC_F_GCR_ECC_NDED_ICXIPECCNDED_POS

#define MXC_F_GCR_ECC_NDED_ICXIPECCNDED_POS   10

ECC_NDED_ICXIPECCNDED Position

◆ MXC_F_GCR_ECC_NDED_SYSRAM0ECCNDED

#define MXC_F_GCR_ECC_NDED_SYSRAM0ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_SYSRAM0ECCNDED_POS))

ECC_NDED_SYSRAM0ECCNDED Mask

◆ MXC_F_GCR_ECC_NDED_SYSRAM0ECCNDED_POS

#define MXC_F_GCR_ECC_NDED_SYSRAM0ECCNDED_POS   0

ECC_NDED_SYSRAM0ECCNDED Position

◆ MXC_F_GCR_ECC_NDED_SYSRAM1ECCNDED

#define MXC_F_GCR_ECC_NDED_SYSRAM1ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_SYSRAM1ECCNDED_POS))

ECC_NDED_SYSRAM1ECCNDED Mask

◆ MXC_F_GCR_ECC_NDED_SYSRAM1ECCNDED_POS

#define MXC_F_GCR_ECC_NDED_SYSRAM1ECCNDED_POS   1

ECC_NDED_SYSRAM1ECCNDED Position

◆ MXC_F_GCR_ECC_NDED_SYSRAM2ECCNDED

#define MXC_F_GCR_ECC_NDED_SYSRAM2ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_SYSRAM2ECCNDED_POS))

ECC_NDED_SYSRAM2ECCNDED Mask

◆ MXC_F_GCR_ECC_NDED_SYSRAM2ECCNDED_POS

#define MXC_F_GCR_ECC_NDED_SYSRAM2ECCNDED_POS   2

ECC_NDED_SYSRAM2ECCNDED Position

◆ MXC_F_GCR_ECC_NDED_SYSRAM3ECCNDED

#define MXC_F_GCR_ECC_NDED_SYSRAM3ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_SYSRAM3ECCNDED_POS))

ECC_NDED_SYSRAM3ECCNDED Mask

◆ MXC_F_GCR_ECC_NDED_SYSRAM3ECCNDED_POS

#define MXC_F_GCR_ECC_NDED_SYSRAM3ECCNDED_POS   3

ECC_NDED_SYSRAM3ECCNDED Position

◆ MXC_F_GCR_ECC_NDED_SYSRAM4ECCNDED

#define MXC_F_GCR_ECC_NDED_SYSRAM4ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_SYSRAM4ECCNDED_POS))

ECC_NDED_SYSRAM4ECCNDED Mask

◆ MXC_F_GCR_ECC_NDED_SYSRAM4ECCNDED_POS

#define MXC_F_GCR_ECC_NDED_SYSRAM4ECCNDED_POS   4

ECC_NDED_SYSRAM4ECCNDED Position

◆ MXC_F_GCR_ECC_NDED_SYSRAM5ECCNDED

#define MXC_F_GCR_ECC_NDED_SYSRAM5ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_SYSRAM5ECCNDED_POS))

ECC_NDED_SYSRAM5ECCNDED Mask

◆ MXC_F_GCR_ECC_NDED_SYSRAM5ECCNDED_POS

#define MXC_F_GCR_ECC_NDED_SYSRAM5ECCNDED_POS   5

ECC_NDED_SYSRAM5ECCNDED Position

◆ MXC_F_GCR_ECC_NDED_SYSRAM6ECCNDED

#define MXC_F_GCR_ECC_NDED_SYSRAM6ECCNDED   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_NDED_SYSRAM6ECCNDED_POS))

ECC_NDED_SYSRAM6ECCNDED Mask

◆ MXC_F_GCR_ECC_NDED_SYSRAM6ECCNDED_POS

#define MXC_F_GCR_ECC_NDED_SYSRAM6ECCNDED_POS   6

ECC_NDED_SYSRAM6ECCNDED Position