MAX32665 Peripheral Driver API
Peripheral Driver API for the MAX32665
I2C_TX_CTRL0

Macros

#define MXC_F_I2C_TX_CTRL0_TXPRELD_POS   0
 
#define MXC_F_I2C_TX_CTRL0_TXPRELD   ((uint32_t)(0x1UL << MXC_F_I2C_TX_CTRL0_TXPRELD_POS))
 
#define MXC_F_I2C_TX_CTRL0_TXFIFORDY_POS   1
 
#define MXC_F_I2C_TX_CTRL0_TXFIFORDY   ((uint32_t)(0x1UL << MXC_F_I2C_TX_CTRL0_TXFIFORDY_POS))
 
#define MXC_F_I2C_TX_CTRL0_GCAMTXAFDIS_POS   2
 
#define MXC_F_I2C_TX_CTRL0_GCAMTXAFDIS   ((uint32_t)(0x1UL << MXC_F_I2C_TX_CTRL0_GCAMTXAFDIS_POS))
 
#define MXC_F_I2C_TX_CTRL0_SAMWTXAFDIS_POS   3
 
#define MXC_F_I2C_TX_CTRL0_SAMWTXAFDIS   ((uint32_t)(0x1UL << MXC_F_I2C_TX_CTRL0_SAMWTXAFDIS_POS))
 
#define MXC_F_I2C_TX_CTRL0_SAMRTXAFDIS_POS   4
 
#define MXC_F_I2C_TX_CTRL0_SAMRTXAFDIS   ((uint32_t)(0x1UL << MXC_F_I2C_TX_CTRL0_SAMRTXAFDIS_POS))
 
#define MXC_F_I2C_TX_CTRL0_RNACKTXAFDIS_POS   5
 
#define MXC_F_I2C_TX_CTRL0_RNACKTXAFDIS   ((uint32_t)(0x1UL << MXC_F_I2C_TX_CTRL0_RNACKTXAFDIS_POS))
 
#define MXC_F_I2C_TX_CTRL0_TXFSH_POS   7
 
#define MXC_F_I2C_TX_CTRL0_TXFSH   ((uint32_t)(0x1UL << MXC_F_I2C_TX_CTRL0_TXFSH_POS))
 
#define MXC_F_I2C_TX_CTRL0_TXTH_POS   8
 
#define MXC_F_I2C_TX_CTRL0_TXTH   ((uint32_t)(0xFUL << MXC_F_I2C_TX_CTRL0_TXTH_POS))
 

Detailed Description

Transmit Control Register 0.

Macro Definition Documentation

◆ MXC_F_I2C_TX_CTRL0_GCAMTXAFDIS

#define MXC_F_I2C_TX_CTRL0_GCAMTXAFDIS   ((uint32_t)(0x1UL << MXC_F_I2C_TX_CTRL0_GCAMTXAFDIS_POS))

TX_CTRL0_GCAMTXAFDIS Mask

◆ MXC_F_I2C_TX_CTRL0_GCAMTXAFDIS_POS

#define MXC_F_I2C_TX_CTRL0_GCAMTXAFDIS_POS   2

TX_CTRL0_GCAMTXAFDIS Position

◆ MXC_F_I2C_TX_CTRL0_RNACKTXAFDIS

#define MXC_F_I2C_TX_CTRL0_RNACKTXAFDIS   ((uint32_t)(0x1UL << MXC_F_I2C_TX_CTRL0_RNACKTXAFDIS_POS))

TX_CTRL0_RNACKTXAFDIS Mask

◆ MXC_F_I2C_TX_CTRL0_RNACKTXAFDIS_POS

#define MXC_F_I2C_TX_CTRL0_RNACKTXAFDIS_POS   5

TX_CTRL0_RNACKTXAFDIS Position

◆ MXC_F_I2C_TX_CTRL0_SAMRTXAFDIS

#define MXC_F_I2C_TX_CTRL0_SAMRTXAFDIS   ((uint32_t)(0x1UL << MXC_F_I2C_TX_CTRL0_SAMRTXAFDIS_POS))

TX_CTRL0_SAMRTXAFDIS Mask

◆ MXC_F_I2C_TX_CTRL0_SAMRTXAFDIS_POS

#define MXC_F_I2C_TX_CTRL0_SAMRTXAFDIS_POS   4

TX_CTRL0_SAMRTXAFDIS Position

◆ MXC_F_I2C_TX_CTRL0_SAMWTXAFDIS

#define MXC_F_I2C_TX_CTRL0_SAMWTXAFDIS   ((uint32_t)(0x1UL << MXC_F_I2C_TX_CTRL0_SAMWTXAFDIS_POS))

TX_CTRL0_SAMWTXAFDIS Mask

◆ MXC_F_I2C_TX_CTRL0_SAMWTXAFDIS_POS

#define MXC_F_I2C_TX_CTRL0_SAMWTXAFDIS_POS   3

TX_CTRL0_SAMWTXAFDIS Position

◆ MXC_F_I2C_TX_CTRL0_TXFIFORDY

#define MXC_F_I2C_TX_CTRL0_TXFIFORDY   ((uint32_t)(0x1UL << MXC_F_I2C_TX_CTRL0_TXFIFORDY_POS))

TX_CTRL0_TXFIFORDY Mask

◆ MXC_F_I2C_TX_CTRL0_TXFIFORDY_POS

#define MXC_F_I2C_TX_CTRL0_TXFIFORDY_POS   1

TX_CTRL0_TXFIFORDY Position

◆ MXC_F_I2C_TX_CTRL0_TXFSH

#define MXC_F_I2C_TX_CTRL0_TXFSH   ((uint32_t)(0x1UL << MXC_F_I2C_TX_CTRL0_TXFSH_POS))

TX_CTRL0_TXFSH Mask

◆ MXC_F_I2C_TX_CTRL0_TXFSH_POS

#define MXC_F_I2C_TX_CTRL0_TXFSH_POS   7

TX_CTRL0_TXFSH Position

◆ MXC_F_I2C_TX_CTRL0_TXPRELD

#define MXC_F_I2C_TX_CTRL0_TXPRELD   ((uint32_t)(0x1UL << MXC_F_I2C_TX_CTRL0_TXPRELD_POS))

TX_CTRL0_TXPRELD Mask

◆ MXC_F_I2C_TX_CTRL0_TXPRELD_POS

#define MXC_F_I2C_TX_CTRL0_TXPRELD_POS   0

TX_CTRL0_TXPRELD Position

◆ MXC_F_I2C_TX_CTRL0_TXTH

#define MXC_F_I2C_TX_CTRL0_TXTH   ((uint32_t)(0xFUL << MXC_F_I2C_TX_CTRL0_TXTH_POS))

TX_CTRL0_TXTH Mask

◆ MXC_F_I2C_TX_CTRL0_TXTH_POS

#define MXC_F_I2C_TX_CTRL0_TXTH_POS   8

TX_CTRL0_TXTH Position