MAX32665 Peripheral Driver API
Peripheral Driver API for the MAX32665
GCR_PCLK_DIS1

Macros

#define MXC_F_GCR_PCLK_DIS1_BTLE_POS   0
 
#define MXC_F_GCR_PCLK_DIS1_BTLE   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_BTLE_POS))
 
#define MXC_F_GCR_PCLK_DIS1_UART2_POS   1
 
#define MXC_F_GCR_PCLK_DIS1_UART2   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_UART2_POS))
 
#define MXC_F_GCR_PCLK_DIS1_TRNG_POS   2
 
#define MXC_F_GCR_PCLK_DIS1_TRNG   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_TRNG_POS))
 
#define MXC_F_GCR_PCLK_DIS1_SCACHE_POS   7
 
#define MXC_F_GCR_PCLK_DIS1_SCACHE   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_SCACHE_POS))
 
#define MXC_F_GCR_PCLK_DIS1_SDMA_POS   8
 
#define MXC_F_GCR_PCLK_DIS1_SDMA   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_SDMA_POS))
 
#define MXC_F_GCR_PCLK_DIS1_SMPHR_POS   9
 
#define MXC_F_GCR_PCLK_DIS1_SMPHR   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_SMPHR_POS))
 
#define MXC_F_GCR_PCLK_DIS1_SDHC_POS   10
 
#define MXC_F_GCR_PCLK_DIS1_SDHC   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_SDHC_POS))
 
#define MXC_F_GCR_PCLK_DIS1_ICACHEXIP_POS   12
 
#define MXC_F_GCR_PCLK_DIS1_ICACHEXIP   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_ICACHEXIP_POS))
 
#define MXC_F_GCR_PCLK_DIS1_OW_POS   13
 
#define MXC_F_GCR_PCLK_DIS1_OW   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_OW_POS))
 
#define MXC_F_GCR_PCLK_DIS1_SPI3_POS   14
 
#define MXC_F_GCR_PCLK_DIS1_SPI3   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_SPI3_POS))
 
#define MXC_F_GCR_PCLK_DIS1_SPIXIPR_POS   20
 
#define MXC_F_GCR_PCLK_DIS1_SPIXIPR   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_SPIXIPR_POS))
 
#define MXC_F_GCR_PCLK_DIS1_DMA1_POS   21
 
#define MXC_F_GCR_PCLK_DIS1_DMA1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_DMA1_POS))
 
#define MXC_F_GCR_PCLK_DIS1_AUDIO_POS   23
 
#define MXC_F_GCR_PCLK_DIS1_AUDIO   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_AUDIO_POS))
 
#define MXC_F_GCR_PCLK_DIS1_I2C2_POS   24
 
#define MXC_F_GCR_PCLK_DIS1_I2C2   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_I2C2_POS))
 
#define MXC_F_GCR_PCLK_DIS1_HTMR0_POS   25
 
#define MXC_F_GCR_PCLK_DIS1_HTMR0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_HTMR0_POS))
 
#define MXC_F_GCR_PCLK_DIS1_HTMR1_POS   26
 
#define MXC_F_GCR_PCLK_DIS1_HTMR1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_HTMR1_POS))
 
#define MXC_F_GCR_PCLK_DIS1_WDT0_POS   27
 
#define MXC_F_GCR_PCLK_DIS1_WDT0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_WDT0_POS))
 
#define MXC_F_GCR_PCLK_DIS1_WDT1_POS   28
 
#define MXC_F_GCR_PCLK_DIS1_WDT1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_WDT1_POS))
 
#define MXC_F_GCR_PCLK_DIS1_WDT2_POS   29
 
#define MXC_F_GCR_PCLK_DIS1_WDT2   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_WDT2_POS))
 
#define MXC_F_GCR_PCLK_DIS1_CPU1_POS   31
 
#define MXC_F_GCR_PCLK_DIS1_CPU1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_CPU1_POS))
 

Detailed Description

Peripheral Clock Disable.

Macro Definition Documentation

◆ MXC_F_GCR_PCLK_DIS1_AUDIO

#define MXC_F_GCR_PCLK_DIS1_AUDIO   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_AUDIO_POS))

PCLK_DIS1_AUDIO Mask

◆ MXC_F_GCR_PCLK_DIS1_AUDIO_POS

#define MXC_F_GCR_PCLK_DIS1_AUDIO_POS   23

PCLK_DIS1_AUDIO Position

◆ MXC_F_GCR_PCLK_DIS1_BTLE

#define MXC_F_GCR_PCLK_DIS1_BTLE   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_BTLE_POS))

PCLK_DIS1_BTLE Mask

◆ MXC_F_GCR_PCLK_DIS1_BTLE_POS

#define MXC_F_GCR_PCLK_DIS1_BTLE_POS   0

PCLK_DIS1_BTLE Position

◆ MXC_F_GCR_PCLK_DIS1_CPU1

#define MXC_F_GCR_PCLK_DIS1_CPU1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_CPU1_POS))

PCLK_DIS1_CPU1 Mask

◆ MXC_F_GCR_PCLK_DIS1_CPU1_POS

#define MXC_F_GCR_PCLK_DIS1_CPU1_POS   31

PCLK_DIS1_CPU1 Position

◆ MXC_F_GCR_PCLK_DIS1_DMA1

#define MXC_F_GCR_PCLK_DIS1_DMA1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_DMA1_POS))

PCLK_DIS1_DMA1 Mask

◆ MXC_F_GCR_PCLK_DIS1_DMA1_POS

#define MXC_F_GCR_PCLK_DIS1_DMA1_POS   21

PCLK_DIS1_DMA1 Position

◆ MXC_F_GCR_PCLK_DIS1_HTMR0

#define MXC_F_GCR_PCLK_DIS1_HTMR0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_HTMR0_POS))

PCLK_DIS1_HTMR0 Mask

◆ MXC_F_GCR_PCLK_DIS1_HTMR0_POS

#define MXC_F_GCR_PCLK_DIS1_HTMR0_POS   25

PCLK_DIS1_HTMR0 Position

◆ MXC_F_GCR_PCLK_DIS1_HTMR1

#define MXC_F_GCR_PCLK_DIS1_HTMR1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_HTMR1_POS))

PCLK_DIS1_HTMR1 Mask

◆ MXC_F_GCR_PCLK_DIS1_HTMR1_POS

#define MXC_F_GCR_PCLK_DIS1_HTMR1_POS   26

PCLK_DIS1_HTMR1 Position

◆ MXC_F_GCR_PCLK_DIS1_I2C2

#define MXC_F_GCR_PCLK_DIS1_I2C2   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_I2C2_POS))

PCLK_DIS1_I2C2 Mask

◆ MXC_F_GCR_PCLK_DIS1_I2C2_POS

#define MXC_F_GCR_PCLK_DIS1_I2C2_POS   24

PCLK_DIS1_I2C2 Position

◆ MXC_F_GCR_PCLK_DIS1_ICACHEXIP

#define MXC_F_GCR_PCLK_DIS1_ICACHEXIP   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_ICACHEXIP_POS))

PCLK_DIS1_ICACHEXIP Mask

◆ MXC_F_GCR_PCLK_DIS1_ICACHEXIP_POS

#define MXC_F_GCR_PCLK_DIS1_ICACHEXIP_POS   12

PCLK_DIS1_ICACHEXIP Position

◆ MXC_F_GCR_PCLK_DIS1_OW

#define MXC_F_GCR_PCLK_DIS1_OW   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_OW_POS))

PCLK_DIS1_OW Mask

◆ MXC_F_GCR_PCLK_DIS1_OW_POS

#define MXC_F_GCR_PCLK_DIS1_OW_POS   13

PCLK_DIS1_OW Position

◆ MXC_F_GCR_PCLK_DIS1_SCACHE

#define MXC_F_GCR_PCLK_DIS1_SCACHE   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_SCACHE_POS))

PCLK_DIS1_SCACHE Mask

◆ MXC_F_GCR_PCLK_DIS1_SCACHE_POS

#define MXC_F_GCR_PCLK_DIS1_SCACHE_POS   7

PCLK_DIS1_SCACHE Position

◆ MXC_F_GCR_PCLK_DIS1_SDHC

#define MXC_F_GCR_PCLK_DIS1_SDHC   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_SDHC_POS))

PCLK_DIS1_SDHC Mask

◆ MXC_F_GCR_PCLK_DIS1_SDHC_POS

#define MXC_F_GCR_PCLK_DIS1_SDHC_POS   10

PCLK_DIS1_SDHC Position

◆ MXC_F_GCR_PCLK_DIS1_SDMA

#define MXC_F_GCR_PCLK_DIS1_SDMA   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_SDMA_POS))

PCLK_DIS1_SDMA Mask

◆ MXC_F_GCR_PCLK_DIS1_SDMA_POS

#define MXC_F_GCR_PCLK_DIS1_SDMA_POS   8

PCLK_DIS1_SDMA Position

◆ MXC_F_GCR_PCLK_DIS1_SMPHR

#define MXC_F_GCR_PCLK_DIS1_SMPHR   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_SMPHR_POS))

PCLK_DIS1_SMPHR Mask

◆ MXC_F_GCR_PCLK_DIS1_SMPHR_POS

#define MXC_F_GCR_PCLK_DIS1_SMPHR_POS   9

PCLK_DIS1_SMPHR Position

◆ MXC_F_GCR_PCLK_DIS1_SPI3

#define MXC_F_GCR_PCLK_DIS1_SPI3   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_SPI3_POS))

PCLK_DIS1_SPI3 Mask

◆ MXC_F_GCR_PCLK_DIS1_SPI3_POS

#define MXC_F_GCR_PCLK_DIS1_SPI3_POS   14

PCLK_DIS1_SPI3 Position

◆ MXC_F_GCR_PCLK_DIS1_SPIXIPR

#define MXC_F_GCR_PCLK_DIS1_SPIXIPR   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_SPIXIPR_POS))

PCLK_DIS1_SPIXIPR Mask

◆ MXC_F_GCR_PCLK_DIS1_SPIXIPR_POS

#define MXC_F_GCR_PCLK_DIS1_SPIXIPR_POS   20

PCLK_DIS1_SPIXIPR Position

◆ MXC_F_GCR_PCLK_DIS1_TRNG

#define MXC_F_GCR_PCLK_DIS1_TRNG   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_TRNG_POS))

PCLK_DIS1_TRNG Mask

◆ MXC_F_GCR_PCLK_DIS1_TRNG_POS

#define MXC_F_GCR_PCLK_DIS1_TRNG_POS   2

PCLK_DIS1_TRNG Position

◆ MXC_F_GCR_PCLK_DIS1_UART2

#define MXC_F_GCR_PCLK_DIS1_UART2   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_UART2_POS))

PCLK_DIS1_UART2 Mask

◆ MXC_F_GCR_PCLK_DIS1_UART2_POS

#define MXC_F_GCR_PCLK_DIS1_UART2_POS   1

PCLK_DIS1_UART2 Position

◆ MXC_F_GCR_PCLK_DIS1_WDT0

#define MXC_F_GCR_PCLK_DIS1_WDT0   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_WDT0_POS))

PCLK_DIS1_WDT0 Mask

◆ MXC_F_GCR_PCLK_DIS1_WDT0_POS

#define MXC_F_GCR_PCLK_DIS1_WDT0_POS   27

PCLK_DIS1_WDT0 Position

◆ MXC_F_GCR_PCLK_DIS1_WDT1

#define MXC_F_GCR_PCLK_DIS1_WDT1   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_WDT1_POS))

PCLK_DIS1_WDT1 Mask

◆ MXC_F_GCR_PCLK_DIS1_WDT1_POS

#define MXC_F_GCR_PCLK_DIS1_WDT1_POS   28

PCLK_DIS1_WDT1 Position

◆ MXC_F_GCR_PCLK_DIS1_WDT2

#define MXC_F_GCR_PCLK_DIS1_WDT2   ((uint32_t)(0x1UL << MXC_F_GCR_PCLK_DIS1_WDT2_POS))

PCLK_DIS1_WDT2 Mask

◆ MXC_F_GCR_PCLK_DIS1_WDT2_POS

#define MXC_F_GCR_PCLK_DIS1_WDT2_POS   29

PCLK_DIS1_WDT2 Position