MAX32665 Peripheral Driver API
Peripheral Driver API for the MAX32665

Macros

#define MXC_F_TPU_CIPHER_CTRL_ENC_POS   0
 
#define MXC_F_TPU_CIPHER_CTRL_ENC   ((uint32_t)(0x1UL << MXC_F_TPU_CIPHER_CTRL_ENC_POS))
 
#define MXC_F_TPU_CIPHER_CTRL_KEY_POS   1
 
#define MXC_F_TPU_CIPHER_CTRL_KEY   ((uint32_t)(0x1UL << MXC_F_TPU_CIPHER_CTRL_KEY_POS))
 
#define MXC_F_TPU_CIPHER_CTRL_SRC_POS   2
 
#define MXC_F_TPU_CIPHER_CTRL_SRC   ((uint32_t)(0x3UL << MXC_F_TPU_CIPHER_CTRL_SRC_POS))
 
#define MXC_V_TPU_CIPHER_CTRL_SRC_CIPHERKEY   ((uint32_t)0x0UL)
 
#define MXC_S_TPU_CIPHER_CTRL_SRC_CIPHERKEY   (MXC_V_TPU_CIPHER_CTRL_SRC_CIPHERKEY << MXC_F_TPU_CIPHER_CTRL_SRC_POS)
 
#define MXC_V_TPU_CIPHER_CTRL_SRC_REGFILE   ((uint32_t)0x2UL)
 
#define MXC_S_TPU_CIPHER_CTRL_SRC_REGFILE   (MXC_V_TPU_CIPHER_CTRL_SRC_REGFILE << MXC_F_TPU_CIPHER_CTRL_SRC_POS)
 
#define MXC_V_TPU_CIPHER_CTRL_SRC_QSPIKEY_REGFILE   ((uint32_t)0x3UL)
 
#define MXC_S_TPU_CIPHER_CTRL_SRC_QSPIKEY_REGFILE   (MXC_V_TPU_CIPHER_CTRL_SRC_QSPIKEY_REGFILE << MXC_F_TPU_CIPHER_CTRL_SRC_POS)
 
#define MXC_F_TPU_CIPHER_CTRL_CIPHER_POS   4
 
#define MXC_F_TPU_CIPHER_CTRL_CIPHER   ((uint32_t)(0x7UL << MXC_F_TPU_CIPHER_CTRL_CIPHER_POS))
 
#define MXC_V_TPU_CIPHER_CTRL_CIPHER_DIS   ((uint32_t)0x0UL)
 
#define MXC_S_TPU_CIPHER_CTRL_CIPHER_DIS   (MXC_V_TPU_CIPHER_CTRL_CIPHER_DIS << MXC_F_TPU_CIPHER_CTRL_CIPHER_POS)
 
#define MXC_V_TPU_CIPHER_CTRL_CIPHER_AES128   ((uint32_t)0x1UL)
 
#define MXC_S_TPU_CIPHER_CTRL_CIPHER_AES128   (MXC_V_TPU_CIPHER_CTRL_CIPHER_AES128 << MXC_F_TPU_CIPHER_CTRL_CIPHER_POS)
 
#define MXC_V_TPU_CIPHER_CTRL_CIPHER_AES192   ((uint32_t)0x2UL)
 
#define MXC_S_TPU_CIPHER_CTRL_CIPHER_AES192   (MXC_V_TPU_CIPHER_CTRL_CIPHER_AES192 << MXC_F_TPU_CIPHER_CTRL_CIPHER_POS)
 
#define MXC_V_TPU_CIPHER_CTRL_CIPHER_AES256   ((uint32_t)0x3UL)
 
#define MXC_S_TPU_CIPHER_CTRL_CIPHER_AES256   (MXC_V_TPU_CIPHER_CTRL_CIPHER_AES256 << MXC_F_TPU_CIPHER_CTRL_CIPHER_POS)
 
#define MXC_V_TPU_CIPHER_CTRL_CIPHER_DES   ((uint32_t)0x4UL)
 
#define MXC_S_TPU_CIPHER_CTRL_CIPHER_DES   (MXC_V_TPU_CIPHER_CTRL_CIPHER_DES << MXC_F_TPU_CIPHER_CTRL_CIPHER_POS)
 
#define MXC_V_TPU_CIPHER_CTRL_CIPHER_TDES   ((uint32_t)0x5UL)
 
#define MXC_S_TPU_CIPHER_CTRL_CIPHER_TDES   (MXC_V_TPU_CIPHER_CTRL_CIPHER_TDES << MXC_F_TPU_CIPHER_CTRL_CIPHER_POS)
 
#define MXC_F_TPU_CIPHER_CTRL_MODE_POS   8
 
#define MXC_F_TPU_CIPHER_CTRL_MODE   ((uint32_t)(0x7UL << MXC_F_TPU_CIPHER_CTRL_MODE_POS))
 
#define MXC_V_TPU_CIPHER_CTRL_MODE_ECB   ((uint32_t)0x0UL)
 
#define MXC_S_TPU_CIPHER_CTRL_MODE_ECB   (MXC_V_TPU_CIPHER_CTRL_MODE_ECB << MXC_F_TPU_CIPHER_CTRL_MODE_POS)
 
#define MXC_V_TPU_CIPHER_CTRL_MODE_CBC   ((uint32_t)0x1UL)
 
#define MXC_S_TPU_CIPHER_CTRL_MODE_CBC   (MXC_V_TPU_CIPHER_CTRL_MODE_CBC << MXC_F_TPU_CIPHER_CTRL_MODE_POS)
 
#define MXC_V_TPU_CIPHER_CTRL_MODE_CFB   ((uint32_t)0x2UL)
 
#define MXC_S_TPU_CIPHER_CTRL_MODE_CFB   (MXC_V_TPU_CIPHER_CTRL_MODE_CFB << MXC_F_TPU_CIPHER_CTRL_MODE_POS)
 
#define MXC_V_TPU_CIPHER_CTRL_MODE_OFB   ((uint32_t)0x3UL)
 
#define MXC_S_TPU_CIPHER_CTRL_MODE_OFB   (MXC_V_TPU_CIPHER_CTRL_MODE_OFB << MXC_F_TPU_CIPHER_CTRL_MODE_POS)
 
#define MXC_V_TPU_CIPHER_CTRL_MODE_CTR   ((uint32_t)0x4UL)
 
#define MXC_S_TPU_CIPHER_CTRL_MODE_CTR   (MXC_V_TPU_CIPHER_CTRL_MODE_CTR << MXC_F_TPU_CIPHER_CTRL_MODE_POS)
 

Detailed Description

Cipher Control Register.

Macro Definition Documentation

◆ MXC_F_TPU_CIPHER_CTRL_CIPHER

#define MXC_F_TPU_CIPHER_CTRL_CIPHER   ((uint32_t)(0x7UL << MXC_F_TPU_CIPHER_CTRL_CIPHER_POS))

CIPHER_CTRL_CIPHER Mask

◆ MXC_F_TPU_CIPHER_CTRL_CIPHER_POS

#define MXC_F_TPU_CIPHER_CTRL_CIPHER_POS   4

CIPHER_CTRL_CIPHER Position

◆ MXC_F_TPU_CIPHER_CTRL_ENC

#define MXC_F_TPU_CIPHER_CTRL_ENC   ((uint32_t)(0x1UL << MXC_F_TPU_CIPHER_CTRL_ENC_POS))

CIPHER_CTRL_ENC Mask

◆ MXC_F_TPU_CIPHER_CTRL_ENC_POS

#define MXC_F_TPU_CIPHER_CTRL_ENC_POS   0

CIPHER_CTRL_ENC Position

◆ MXC_F_TPU_CIPHER_CTRL_KEY

#define MXC_F_TPU_CIPHER_CTRL_KEY   ((uint32_t)(0x1UL << MXC_F_TPU_CIPHER_CTRL_KEY_POS))

CIPHER_CTRL_KEY Mask

◆ MXC_F_TPU_CIPHER_CTRL_KEY_POS

#define MXC_F_TPU_CIPHER_CTRL_KEY_POS   1

CIPHER_CTRL_KEY Position

◆ MXC_F_TPU_CIPHER_CTRL_MODE

#define MXC_F_TPU_CIPHER_CTRL_MODE   ((uint32_t)(0x7UL << MXC_F_TPU_CIPHER_CTRL_MODE_POS))

CIPHER_CTRL_MODE Mask

◆ MXC_F_TPU_CIPHER_CTRL_MODE_POS

#define MXC_F_TPU_CIPHER_CTRL_MODE_POS   8

CIPHER_CTRL_MODE Position

◆ MXC_F_TPU_CIPHER_CTRL_SRC

#define MXC_F_TPU_CIPHER_CTRL_SRC   ((uint32_t)(0x3UL << MXC_F_TPU_CIPHER_CTRL_SRC_POS))

CIPHER_CTRL_SRC Mask

◆ MXC_F_TPU_CIPHER_CTRL_SRC_POS

#define MXC_F_TPU_CIPHER_CTRL_SRC_POS   2

CIPHER_CTRL_SRC Position

◆ MXC_S_TPU_CIPHER_CTRL_CIPHER_AES128

#define MXC_S_TPU_CIPHER_CTRL_CIPHER_AES128   (MXC_V_TPU_CIPHER_CTRL_CIPHER_AES128 << MXC_F_TPU_CIPHER_CTRL_CIPHER_POS)

CIPHER_CTRL_CIPHER_AES128 Setting

◆ MXC_S_TPU_CIPHER_CTRL_CIPHER_AES192

#define MXC_S_TPU_CIPHER_CTRL_CIPHER_AES192   (MXC_V_TPU_CIPHER_CTRL_CIPHER_AES192 << MXC_F_TPU_CIPHER_CTRL_CIPHER_POS)

CIPHER_CTRL_CIPHER_AES192 Setting

◆ MXC_S_TPU_CIPHER_CTRL_CIPHER_AES256

#define MXC_S_TPU_CIPHER_CTRL_CIPHER_AES256   (MXC_V_TPU_CIPHER_CTRL_CIPHER_AES256 << MXC_F_TPU_CIPHER_CTRL_CIPHER_POS)

CIPHER_CTRL_CIPHER_AES256 Setting

◆ MXC_S_TPU_CIPHER_CTRL_CIPHER_DES

#define MXC_S_TPU_CIPHER_CTRL_CIPHER_DES   (MXC_V_TPU_CIPHER_CTRL_CIPHER_DES << MXC_F_TPU_CIPHER_CTRL_CIPHER_POS)

CIPHER_CTRL_CIPHER_DES Setting

◆ MXC_S_TPU_CIPHER_CTRL_CIPHER_DIS

#define MXC_S_TPU_CIPHER_CTRL_CIPHER_DIS   (MXC_V_TPU_CIPHER_CTRL_CIPHER_DIS << MXC_F_TPU_CIPHER_CTRL_CIPHER_POS)

CIPHER_CTRL_CIPHER_DIS Setting

◆ MXC_S_TPU_CIPHER_CTRL_CIPHER_TDES

#define MXC_S_TPU_CIPHER_CTRL_CIPHER_TDES   (MXC_V_TPU_CIPHER_CTRL_CIPHER_TDES << MXC_F_TPU_CIPHER_CTRL_CIPHER_POS)

CIPHER_CTRL_CIPHER_TDES Setting

◆ MXC_S_TPU_CIPHER_CTRL_MODE_CBC

#define MXC_S_TPU_CIPHER_CTRL_MODE_CBC   (MXC_V_TPU_CIPHER_CTRL_MODE_CBC << MXC_F_TPU_CIPHER_CTRL_MODE_POS)

CIPHER_CTRL_MODE_CBC Setting

◆ MXC_S_TPU_CIPHER_CTRL_MODE_CFB

#define MXC_S_TPU_CIPHER_CTRL_MODE_CFB   (MXC_V_TPU_CIPHER_CTRL_MODE_CFB << MXC_F_TPU_CIPHER_CTRL_MODE_POS)

CIPHER_CTRL_MODE_CFB Setting

◆ MXC_S_TPU_CIPHER_CTRL_MODE_CTR

#define MXC_S_TPU_CIPHER_CTRL_MODE_CTR   (MXC_V_TPU_CIPHER_CTRL_MODE_CTR << MXC_F_TPU_CIPHER_CTRL_MODE_POS)

CIPHER_CTRL_MODE_CTR Setting

◆ MXC_S_TPU_CIPHER_CTRL_MODE_ECB

#define MXC_S_TPU_CIPHER_CTRL_MODE_ECB   (MXC_V_TPU_CIPHER_CTRL_MODE_ECB << MXC_F_TPU_CIPHER_CTRL_MODE_POS)

CIPHER_CTRL_MODE_ECB Setting

◆ MXC_S_TPU_CIPHER_CTRL_MODE_OFB

#define MXC_S_TPU_CIPHER_CTRL_MODE_OFB   (MXC_V_TPU_CIPHER_CTRL_MODE_OFB << MXC_F_TPU_CIPHER_CTRL_MODE_POS)

CIPHER_CTRL_MODE_OFB Setting

◆ MXC_S_TPU_CIPHER_CTRL_SRC_CIPHERKEY

#define MXC_S_TPU_CIPHER_CTRL_SRC_CIPHERKEY   (MXC_V_TPU_CIPHER_CTRL_SRC_CIPHERKEY << MXC_F_TPU_CIPHER_CTRL_SRC_POS)

CIPHER_CTRL_SRC_CIPHERKEY Setting

◆ MXC_S_TPU_CIPHER_CTRL_SRC_QSPIKEY_REGFILE

#define MXC_S_TPU_CIPHER_CTRL_SRC_QSPIKEY_REGFILE   (MXC_V_TPU_CIPHER_CTRL_SRC_QSPIKEY_REGFILE << MXC_F_TPU_CIPHER_CTRL_SRC_POS)

CIPHER_CTRL_SRC_QSPIKEY_REGFILE Setting

◆ MXC_S_TPU_CIPHER_CTRL_SRC_REGFILE

#define MXC_S_TPU_CIPHER_CTRL_SRC_REGFILE   (MXC_V_TPU_CIPHER_CTRL_SRC_REGFILE << MXC_F_TPU_CIPHER_CTRL_SRC_POS)

CIPHER_CTRL_SRC_REGFILE Setting

◆ MXC_V_TPU_CIPHER_CTRL_CIPHER_AES128

#define MXC_V_TPU_CIPHER_CTRL_CIPHER_AES128   ((uint32_t)0x1UL)

CIPHER_CTRL_CIPHER_AES128 Value

◆ MXC_V_TPU_CIPHER_CTRL_CIPHER_AES192

#define MXC_V_TPU_CIPHER_CTRL_CIPHER_AES192   ((uint32_t)0x2UL)

CIPHER_CTRL_CIPHER_AES192 Value

◆ MXC_V_TPU_CIPHER_CTRL_CIPHER_AES256

#define MXC_V_TPU_CIPHER_CTRL_CIPHER_AES256   ((uint32_t)0x3UL)

CIPHER_CTRL_CIPHER_AES256 Value

◆ MXC_V_TPU_CIPHER_CTRL_CIPHER_DES

#define MXC_V_TPU_CIPHER_CTRL_CIPHER_DES   ((uint32_t)0x4UL)

CIPHER_CTRL_CIPHER_DES Value

◆ MXC_V_TPU_CIPHER_CTRL_CIPHER_DIS

#define MXC_V_TPU_CIPHER_CTRL_CIPHER_DIS   ((uint32_t)0x0UL)

CIPHER_CTRL_CIPHER_DIS Value

◆ MXC_V_TPU_CIPHER_CTRL_CIPHER_TDES

#define MXC_V_TPU_CIPHER_CTRL_CIPHER_TDES   ((uint32_t)0x5UL)

CIPHER_CTRL_CIPHER_TDES Value

◆ MXC_V_TPU_CIPHER_CTRL_MODE_CBC

#define MXC_V_TPU_CIPHER_CTRL_MODE_CBC   ((uint32_t)0x1UL)

CIPHER_CTRL_MODE_CBC Value

◆ MXC_V_TPU_CIPHER_CTRL_MODE_CFB

#define MXC_V_TPU_CIPHER_CTRL_MODE_CFB   ((uint32_t)0x2UL)

CIPHER_CTRL_MODE_CFB Value

◆ MXC_V_TPU_CIPHER_CTRL_MODE_CTR

#define MXC_V_TPU_CIPHER_CTRL_MODE_CTR   ((uint32_t)0x4UL)

CIPHER_CTRL_MODE_CTR Value

◆ MXC_V_TPU_CIPHER_CTRL_MODE_ECB

#define MXC_V_TPU_CIPHER_CTRL_MODE_ECB   ((uint32_t)0x0UL)

CIPHER_CTRL_MODE_ECB Value

◆ MXC_V_TPU_CIPHER_CTRL_MODE_OFB

#define MXC_V_TPU_CIPHER_CTRL_MODE_OFB   ((uint32_t)0x3UL)

CIPHER_CTRL_MODE_OFB Value

◆ MXC_V_TPU_CIPHER_CTRL_SRC_CIPHERKEY

#define MXC_V_TPU_CIPHER_CTRL_SRC_CIPHERKEY   ((uint32_t)0x0UL)

CIPHER_CTRL_SRC_CIPHERKEY Value

◆ MXC_V_TPU_CIPHER_CTRL_SRC_QSPIKEY_REGFILE

#define MXC_V_TPU_CIPHER_CTRL_SRC_QSPIKEY_REGFILE   ((uint32_t)0x3UL)

CIPHER_CTRL_SRC_QSPIKEY_REGFILE Value

◆ MXC_V_TPU_CIPHER_CTRL_SRC_REGFILE

#define MXC_V_TPU_CIPHER_CTRL_SRC_REGFILE   ((uint32_t)0x2UL)

CIPHER_CTRL_SRC_REGFILE Value