MAX32665 Peripheral Driver API
Peripheral Driver API for the MAX32665
SDHC_HOST_CN_2

Macros

#define MXC_F_SDHC_HOST_CN_2_UHS_POS   0
 
#define MXC_F_SDHC_HOST_CN_2_UHS   ((uint16_t)(0x3UL << MXC_F_SDHC_HOST_CN_2_UHS_POS))
 
#define MXC_F_SDHC_HOST_CN_2_SIGNAL_V1_8_POS   3
 
#define MXC_F_SDHC_HOST_CN_2_SIGNAL_V1_8   ((uint16_t)(0x1UL << MXC_F_SDHC_HOST_CN_2_SIGNAL_V1_8_POS))
 
#define MXC_F_SDHC_HOST_CN_2_DRIVER_STRENGTH_POS   4
 
#define MXC_F_SDHC_HOST_CN_2_DRIVER_STRENGTH   ((uint16_t)(0x3UL << MXC_F_SDHC_HOST_CN_2_DRIVER_STRENGTH_POS))
 
#define MXC_F_SDHC_HOST_CN_2_EXCUTE_POS   6
 
#define MXC_F_SDHC_HOST_CN_2_EXCUTE   ((uint16_t)(0x1UL << MXC_F_SDHC_HOST_CN_2_EXCUTE_POS))
 
#define MXC_F_SDHC_HOST_CN_2_SAMPLING_CLK_POS   7
 
#define MXC_F_SDHC_HOST_CN_2_SAMPLING_CLK   ((uint16_t)(0x1UL << MXC_F_SDHC_HOST_CN_2_SAMPLING_CLK_POS))
 
#define MXC_F_SDHC_HOST_CN_2_ASYNCH_INT_POS   14
 
#define MXC_F_SDHC_HOST_CN_2_ASYNCH_INT   ((uint16_t)(0x1UL << MXC_F_SDHC_HOST_CN_2_ASYNCH_INT_POS))
 
#define MXC_F_SDHC_HOST_CN_2_PRESET_VAL_EN_POS   15
 
#define MXC_F_SDHC_HOST_CN_2_PRESET_VAL_EN   ((uint16_t)(0x1UL << MXC_F_SDHC_HOST_CN_2_PRESET_VAL_EN_POS))
 

Detailed Description

Host Control 2.

Macro Definition Documentation

◆ MXC_F_SDHC_HOST_CN_2_ASYNCH_INT

#define MXC_F_SDHC_HOST_CN_2_ASYNCH_INT   ((uint16_t)(0x1UL << MXC_F_SDHC_HOST_CN_2_ASYNCH_INT_POS))

HOST_CN_2_ASYNCH_INT Mask

◆ MXC_F_SDHC_HOST_CN_2_ASYNCH_INT_POS

#define MXC_F_SDHC_HOST_CN_2_ASYNCH_INT_POS   14

HOST_CN_2_ASYNCH_INT Position

◆ MXC_F_SDHC_HOST_CN_2_DRIVER_STRENGTH

#define MXC_F_SDHC_HOST_CN_2_DRIVER_STRENGTH   ((uint16_t)(0x3UL << MXC_F_SDHC_HOST_CN_2_DRIVER_STRENGTH_POS))

HOST_CN_2_DRIVER_STRENGTH Mask

◆ MXC_F_SDHC_HOST_CN_2_DRIVER_STRENGTH_POS

#define MXC_F_SDHC_HOST_CN_2_DRIVER_STRENGTH_POS   4

HOST_CN_2_DRIVER_STRENGTH Position

◆ MXC_F_SDHC_HOST_CN_2_EXCUTE

#define MXC_F_SDHC_HOST_CN_2_EXCUTE   ((uint16_t)(0x1UL << MXC_F_SDHC_HOST_CN_2_EXCUTE_POS))

HOST_CN_2_EXCUTE Mask

◆ MXC_F_SDHC_HOST_CN_2_EXCUTE_POS

#define MXC_F_SDHC_HOST_CN_2_EXCUTE_POS   6

HOST_CN_2_EXCUTE Position

◆ MXC_F_SDHC_HOST_CN_2_PRESET_VAL_EN

#define MXC_F_SDHC_HOST_CN_2_PRESET_VAL_EN   ((uint16_t)(0x1UL << MXC_F_SDHC_HOST_CN_2_PRESET_VAL_EN_POS))

HOST_CN_2_PRESET_VAL_EN Mask

◆ MXC_F_SDHC_HOST_CN_2_PRESET_VAL_EN_POS

#define MXC_F_SDHC_HOST_CN_2_PRESET_VAL_EN_POS   15

HOST_CN_2_PRESET_VAL_EN Position

◆ MXC_F_SDHC_HOST_CN_2_SAMPLING_CLK

#define MXC_F_SDHC_HOST_CN_2_SAMPLING_CLK   ((uint16_t)(0x1UL << MXC_F_SDHC_HOST_CN_2_SAMPLING_CLK_POS))

HOST_CN_2_SAMPLING_CLK Mask

◆ MXC_F_SDHC_HOST_CN_2_SAMPLING_CLK_POS

#define MXC_F_SDHC_HOST_CN_2_SAMPLING_CLK_POS   7

HOST_CN_2_SAMPLING_CLK Position

◆ MXC_F_SDHC_HOST_CN_2_SIGNAL_V1_8

#define MXC_F_SDHC_HOST_CN_2_SIGNAL_V1_8   ((uint16_t)(0x1UL << MXC_F_SDHC_HOST_CN_2_SIGNAL_V1_8_POS))

HOST_CN_2_SIGNAL_V1_8 Mask

◆ MXC_F_SDHC_HOST_CN_2_SIGNAL_V1_8_POS

#define MXC_F_SDHC_HOST_CN_2_SIGNAL_V1_8_POS   3

HOST_CN_2_SIGNAL_V1_8 Position

◆ MXC_F_SDHC_HOST_CN_2_UHS

#define MXC_F_SDHC_HOST_CN_2_UHS   ((uint16_t)(0x3UL << MXC_F_SDHC_HOST_CN_2_UHS_POS))

HOST_CN_2_UHS Mask

◆ MXC_F_SDHC_HOST_CN_2_UHS_POS

#define MXC_F_SDHC_HOST_CN_2_UHS_POS   0

HOST_CN_2_UHS Position