MAX32665 Peripheral Driver API
Peripheral Driver API for the MAX32665

Macros

#define MXC_F_RPU_SIMO_DMA0ACN_POS   0
 
#define MXC_F_RPU_SIMO_DMA0ACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_DMA0ACN_POS))
 
#define MXC_F_RPU_SIMO_DMA1ACN_POS   1
 
#define MXC_F_RPU_SIMO_DMA1ACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_DMA1ACN_POS))
 
#define MXC_F_RPU_SIMO_USBACN_POS   2
 
#define MXC_F_RPU_SIMO_USBACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_USBACN_POS))
 
#define MXC_F_RPU_SIMO_SYS0ACN_POS   3
 
#define MXC_F_RPU_SIMO_SYS0ACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_SYS0ACN_POS))
 
#define MXC_F_RPU_SIMO_SYS1ACN_POS   4
 
#define MXC_F_RPU_SIMO_SYS1ACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_SYS1ACN_POS))
 
#define MXC_F_RPU_SIMO_SDMADACN_POS   5
 
#define MXC_F_RPU_SIMO_SDMADACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_SDMADACN_POS))
 
#define MXC_F_RPU_SIMO_SDMAIACN_POS   6
 
#define MXC_F_RPU_SIMO_SDMAIACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_SDMAIACN_POS))
 
#define MXC_F_RPU_SIMO_CRYPTOACN_POS   7
 
#define MXC_F_RPU_SIMO_CRYPTOACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_CRYPTOACN_POS))
 
#define MXC_F_RPU_SIMO_SDIOACN_POS   8
 
#define MXC_F_RPU_SIMO_SDIOACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_SDIOACN_POS))
 

Detailed Description

SIMO Protection Register.

Macro Definition Documentation

◆ MXC_F_RPU_SIMO_CRYPTOACN

#define MXC_F_RPU_SIMO_CRYPTOACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_CRYPTOACN_POS))

SIMO_CRYPTOACN Mask

◆ MXC_F_RPU_SIMO_CRYPTOACN_POS

#define MXC_F_RPU_SIMO_CRYPTOACN_POS   7

SIMO_CRYPTOACN Position

◆ MXC_F_RPU_SIMO_DMA0ACN

#define MXC_F_RPU_SIMO_DMA0ACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_DMA0ACN_POS))

SIMO_DMA0ACN Mask

◆ MXC_F_RPU_SIMO_DMA0ACN_POS

#define MXC_F_RPU_SIMO_DMA0ACN_POS   0

SIMO_DMA0ACN Position

◆ MXC_F_RPU_SIMO_DMA1ACN

#define MXC_F_RPU_SIMO_DMA1ACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_DMA1ACN_POS))

SIMO_DMA1ACN Mask

◆ MXC_F_RPU_SIMO_DMA1ACN_POS

#define MXC_F_RPU_SIMO_DMA1ACN_POS   1

SIMO_DMA1ACN Position

◆ MXC_F_RPU_SIMO_SDIOACN

#define MXC_F_RPU_SIMO_SDIOACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_SDIOACN_POS))

SIMO_SDIOACN Mask

◆ MXC_F_RPU_SIMO_SDIOACN_POS

#define MXC_F_RPU_SIMO_SDIOACN_POS   8

SIMO_SDIOACN Position

◆ MXC_F_RPU_SIMO_SDMADACN

#define MXC_F_RPU_SIMO_SDMADACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_SDMADACN_POS))

SIMO_SDMADACN Mask

◆ MXC_F_RPU_SIMO_SDMADACN_POS

#define MXC_F_RPU_SIMO_SDMADACN_POS   5

SIMO_SDMADACN Position

◆ MXC_F_RPU_SIMO_SDMAIACN

#define MXC_F_RPU_SIMO_SDMAIACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_SDMAIACN_POS))

SIMO_SDMAIACN Mask

◆ MXC_F_RPU_SIMO_SDMAIACN_POS

#define MXC_F_RPU_SIMO_SDMAIACN_POS   6

SIMO_SDMAIACN Position

◆ MXC_F_RPU_SIMO_SYS0ACN

#define MXC_F_RPU_SIMO_SYS0ACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_SYS0ACN_POS))

SIMO_SYS0ACN Mask

◆ MXC_F_RPU_SIMO_SYS0ACN_POS

#define MXC_F_RPU_SIMO_SYS0ACN_POS   3

SIMO_SYS0ACN Position

◆ MXC_F_RPU_SIMO_SYS1ACN

#define MXC_F_RPU_SIMO_SYS1ACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_SYS1ACN_POS))

SIMO_SYS1ACN Mask

◆ MXC_F_RPU_SIMO_SYS1ACN_POS

#define MXC_F_RPU_SIMO_SYS1ACN_POS   4

SIMO_SYS1ACN Position

◆ MXC_F_RPU_SIMO_USBACN

#define MXC_F_RPU_SIMO_USBACN   ((uint32_t)(0x1UL << MXC_F_RPU_SIMO_USBACN_POS))

SIMO_USBACN Mask

◆ MXC_F_RPU_SIMO_USBACN_POS

#define MXC_F_RPU_SIMO_USBACN_POS   2

SIMO_USBACN Position