MAX32665 Peripheral Driver API
Peripheral Driver API for the MAX32665
GCR_MEM_ZERO

Macros

#define MXC_F_GCR_MEM_ZERO_SRAM0Z_POS   0
 
#define MXC_F_GCR_MEM_ZERO_SRAM0Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SRAM0Z_POS))
 
#define MXC_F_GCR_MEM_ZERO_SRAM1Z_POS   1
 
#define MXC_F_GCR_MEM_ZERO_SRAM1Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SRAM1Z_POS))
 
#define MXC_F_GCR_MEM_ZERO_SRAM2_POS   2
 
#define MXC_F_GCR_MEM_ZERO_SRAM2   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SRAM2_POS))
 
#define MXC_F_GCR_MEM_ZERO_SRAM3Z_POS   3
 
#define MXC_F_GCR_MEM_ZERO_SRAM3Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SRAM3Z_POS))
 
#define MXC_F_GCR_MEM_ZERO_SRAM4Z_POS   4
 
#define MXC_F_GCR_MEM_ZERO_SRAM4Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SRAM4Z_POS))
 
#define MXC_F_GCR_MEM_ZERO_SRAM5Z_POS   5
 
#define MXC_F_GCR_MEM_ZERO_SRAM5Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SRAM5Z_POS))
 
#define MXC_F_GCR_MEM_ZERO_SRAM6Z_POS   6
 
#define MXC_F_GCR_MEM_ZERO_SRAM6Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SRAM6Z_POS))
 
#define MXC_F_GCR_MEM_ZERO_ICACHE0Z_POS   8
 
#define MXC_F_GCR_MEM_ZERO_ICACHE0Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_ICACHE0Z_POS))
 
#define MXC_F_GCR_MEM_ZERO_ICACHEXIPZ_POS   9
 
#define MXC_F_GCR_MEM_ZERO_ICACHEXIPZ   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_ICACHEXIPZ_POS))
 
#define MXC_F_GCR_MEM_ZERO_SCACHEDATAZ_POS   10
 
#define MXC_F_GCR_MEM_ZERO_SCACHEDATAZ   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SCACHEDATAZ_POS))
 
#define MXC_F_GCR_MEM_ZERO_SCACHETAGZ_POS   11
 
#define MXC_F_GCR_MEM_ZERO_SCACHETAGZ   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SCACHETAGZ_POS))
 
#define MXC_F_GCR_MEM_ZERO_CRYPTOZ_POS   12
 
#define MXC_F_GCR_MEM_ZERO_CRYPTOZ   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_CRYPTOZ_POS))
 
#define MXC_F_GCR_MEM_ZERO_USBFIFOZ_POS   13
 
#define MXC_F_GCR_MEM_ZERO_USBFIFOZ   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_USBFIFOZ_POS))
 
#define MXC_F_GCR_MEM_ZERO_ICACHE1Z_POS   14
 
#define MXC_F_GCR_MEM_ZERO_ICACHE1Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_ICACHE1Z_POS))
 

Detailed Description

Memory Zeroize Control.

Macro Definition Documentation

◆ MXC_F_GCR_MEM_ZERO_CRYPTOZ

#define MXC_F_GCR_MEM_ZERO_CRYPTOZ   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_CRYPTOZ_POS))

MEM_ZERO_CRYPTOZ Mask

◆ MXC_F_GCR_MEM_ZERO_CRYPTOZ_POS

#define MXC_F_GCR_MEM_ZERO_CRYPTOZ_POS   12

MEM_ZERO_CRYPTOZ Position

◆ MXC_F_GCR_MEM_ZERO_ICACHE0Z

#define MXC_F_GCR_MEM_ZERO_ICACHE0Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_ICACHE0Z_POS))

MEM_ZERO_ICACHE0Z Mask

◆ MXC_F_GCR_MEM_ZERO_ICACHE0Z_POS

#define MXC_F_GCR_MEM_ZERO_ICACHE0Z_POS   8

MEM_ZERO_ICACHE0Z Position

◆ MXC_F_GCR_MEM_ZERO_ICACHE1Z

#define MXC_F_GCR_MEM_ZERO_ICACHE1Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_ICACHE1Z_POS))

MEM_ZERO_ICACHE1Z Mask

◆ MXC_F_GCR_MEM_ZERO_ICACHE1Z_POS

#define MXC_F_GCR_MEM_ZERO_ICACHE1Z_POS   14

MEM_ZERO_ICACHE1Z Position

◆ MXC_F_GCR_MEM_ZERO_ICACHEXIPZ

#define MXC_F_GCR_MEM_ZERO_ICACHEXIPZ   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_ICACHEXIPZ_POS))

MEM_ZERO_ICACHEXIPZ Mask

◆ MXC_F_GCR_MEM_ZERO_ICACHEXIPZ_POS

#define MXC_F_GCR_MEM_ZERO_ICACHEXIPZ_POS   9

MEM_ZERO_ICACHEXIPZ Position

◆ MXC_F_GCR_MEM_ZERO_SCACHEDATAZ

#define MXC_F_GCR_MEM_ZERO_SCACHEDATAZ   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SCACHEDATAZ_POS))

MEM_ZERO_SCACHEDATAZ Mask

◆ MXC_F_GCR_MEM_ZERO_SCACHEDATAZ_POS

#define MXC_F_GCR_MEM_ZERO_SCACHEDATAZ_POS   10

MEM_ZERO_SCACHEDATAZ Position

◆ MXC_F_GCR_MEM_ZERO_SCACHETAGZ

#define MXC_F_GCR_MEM_ZERO_SCACHETAGZ   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SCACHETAGZ_POS))

MEM_ZERO_SCACHETAGZ Mask

◆ MXC_F_GCR_MEM_ZERO_SCACHETAGZ_POS

#define MXC_F_GCR_MEM_ZERO_SCACHETAGZ_POS   11

MEM_ZERO_SCACHETAGZ Position

◆ MXC_F_GCR_MEM_ZERO_SRAM0Z

#define MXC_F_GCR_MEM_ZERO_SRAM0Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SRAM0Z_POS))

MEM_ZERO_SRAM0Z Mask

◆ MXC_F_GCR_MEM_ZERO_SRAM0Z_POS

#define MXC_F_GCR_MEM_ZERO_SRAM0Z_POS   0

MEM_ZERO_SRAM0Z Position

◆ MXC_F_GCR_MEM_ZERO_SRAM1Z

#define MXC_F_GCR_MEM_ZERO_SRAM1Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SRAM1Z_POS))

MEM_ZERO_SRAM1Z Mask

◆ MXC_F_GCR_MEM_ZERO_SRAM1Z_POS

#define MXC_F_GCR_MEM_ZERO_SRAM1Z_POS   1

MEM_ZERO_SRAM1Z Position

◆ MXC_F_GCR_MEM_ZERO_SRAM2

#define MXC_F_GCR_MEM_ZERO_SRAM2   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SRAM2_POS))

MEM_ZERO_SRAM2 Mask

◆ MXC_F_GCR_MEM_ZERO_SRAM2_POS

#define MXC_F_GCR_MEM_ZERO_SRAM2_POS   2

MEM_ZERO_SRAM2 Position

◆ MXC_F_GCR_MEM_ZERO_SRAM3Z

#define MXC_F_GCR_MEM_ZERO_SRAM3Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SRAM3Z_POS))

MEM_ZERO_SRAM3Z Mask

◆ MXC_F_GCR_MEM_ZERO_SRAM3Z_POS

#define MXC_F_GCR_MEM_ZERO_SRAM3Z_POS   3

MEM_ZERO_SRAM3Z Position

◆ MXC_F_GCR_MEM_ZERO_SRAM4Z

#define MXC_F_GCR_MEM_ZERO_SRAM4Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SRAM4Z_POS))

MEM_ZERO_SRAM4Z Mask

◆ MXC_F_GCR_MEM_ZERO_SRAM4Z_POS

#define MXC_F_GCR_MEM_ZERO_SRAM4Z_POS   4

MEM_ZERO_SRAM4Z Position

◆ MXC_F_GCR_MEM_ZERO_SRAM5Z

#define MXC_F_GCR_MEM_ZERO_SRAM5Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SRAM5Z_POS))

MEM_ZERO_SRAM5Z Mask

◆ MXC_F_GCR_MEM_ZERO_SRAM5Z_POS

#define MXC_F_GCR_MEM_ZERO_SRAM5Z_POS   5

MEM_ZERO_SRAM5Z Position

◆ MXC_F_GCR_MEM_ZERO_SRAM6Z

#define MXC_F_GCR_MEM_ZERO_SRAM6Z   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_SRAM6Z_POS))

MEM_ZERO_SRAM6Z Mask

◆ MXC_F_GCR_MEM_ZERO_SRAM6Z_POS

#define MXC_F_GCR_MEM_ZERO_SRAM6Z_POS   6

MEM_ZERO_SRAM6Z Position

◆ MXC_F_GCR_MEM_ZERO_USBFIFOZ

#define MXC_F_GCR_MEM_ZERO_USBFIFOZ   ((uint32_t)(0x1UL << MXC_F_GCR_MEM_ZERO_USBFIFOZ_POS))

MEM_ZERO_USBFIFOZ Mask

◆ MXC_F_GCR_MEM_ZERO_USBFIFOZ_POS

#define MXC_F_GCR_MEM_ZERO_USBFIFOZ_POS   13

MEM_ZERO_USBFIFOZ Position