MAX32665 Peripheral Driver API
Peripheral Driver API for the MAX32665

Macros

#define MXC_F_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_POS   0
 
#define MXC_F_GPIO_PDPU_SEL0_GPIO_PAD_CFG1   ((uint32_t)(0xFFFFFFFFUL << MXC_F_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_POS))
 
#define MXC_V_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_IMPEDANCE   ((uint32_t)0x0UL)
 
#define MXC_S_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_IMPEDANCE   (MXC_V_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_IMPEDANCE << MXC_F_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_POS)
 
#define MXC_V_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PU   ((uint32_t)0x1UL)
 
#define MXC_S_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PU   (MXC_V_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PU << MXC_F_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_POS)
 
#define MXC_V_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PD   ((uint32_t)0x2UL)
 
#define MXC_S_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PD   (MXC_V_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PD << MXC_F_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_POS)
 

Detailed Description

GPIO Input Mode Config 1. Each bit in this register enables the weak pull-up for the associated GPIO pin in this port.

Macro Definition Documentation

◆ MXC_F_GPIO_PDPU_SEL0_GPIO_PAD_CFG1

#define MXC_F_GPIO_PDPU_SEL0_GPIO_PAD_CFG1   ((uint32_t)(0xFFFFFFFFUL << MXC_F_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_POS))

PDPU_SEL0_GPIO_PAD_CFG1 Mask

◆ MXC_F_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_POS

#define MXC_F_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_POS   0

PDPU_SEL0_GPIO_PAD_CFG1 Position

◆ MXC_S_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_IMPEDANCE

#define MXC_S_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_IMPEDANCE   (MXC_V_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_IMPEDANCE << MXC_F_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_POS)

PDPU_SEL0_GPIO_PAD_CFG1_IMPEDANCE Setting

◆ MXC_S_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PD

#define MXC_S_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PD   (MXC_V_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PD << MXC_F_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_POS)

PDPU_SEL0_GPIO_PAD_CFG1_PD Setting

◆ MXC_S_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PU

#define MXC_S_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PU   (MXC_V_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PU << MXC_F_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_POS)

PDPU_SEL0_GPIO_PAD_CFG1_PU Setting

◆ MXC_V_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_IMPEDANCE

#define MXC_V_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_IMPEDANCE   ((uint32_t)0x0UL)

PDPU_SEL0_GPIO_PAD_CFG1_IMPEDANCE Value

◆ MXC_V_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PD

#define MXC_V_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PD   ((uint32_t)0x2UL)

PDPU_SEL0_GPIO_PAD_CFG1_PD Value

◆ MXC_V_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PU

#define MXC_V_GPIO_PDPU_SEL0_GPIO_PAD_CFG1_PU   ((uint32_t)0x1UL)

PDPU_SEL0_GPIO_PAD_CFG1_PU Value