MAX32665 Peripheral Driver API
Peripheral Driver API for the MAX32665
GCR_ECC_IRQEN

Macros

#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM0EN_POS   0
 
#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM0EN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_ECCSYSRAM0EN_POS))
 
#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM1EN_POS   1
 
#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM1EN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_ECCSYSRAM1EN_POS))
 
#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM2EN_POS   2
 
#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM2EN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_ECCSYSRAM2EN_POS))
 
#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM3EN_POS   3
 
#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM3EN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_ECCSYSRAM3EN_POS))
 
#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM4EN_POS   4
 
#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM4EN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_ECCSYSRAM4EN_POS))
 
#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM5EN_POS   5
 
#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM5EN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_ECCSYSRAM5EN_POS))
 
#define MXC_F_GCR_ECC_IRQEN_SYSRAM6ECCEN_POS   6
 
#define MXC_F_GCR_ECC_IRQEN_SYSRAM6ECCEN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_SYSRAM6ECCEN_POS))
 
#define MXC_F_GCR_ECC_IRQEN_EC0ECCEN_POS   8
 
#define MXC_F_GCR_ECC_IRQEN_EC0ECCEN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_EC0ECCEN_POS))
 
#define MXC_F_GCR_ECC_IRQEN_EC1ECCEN_POS   9
 
#define MXC_F_GCR_ECC_IRQEN_EC1ECCEN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_EC1ECCEN_POS))
 
#define MXC_F_GCR_ECC_IRQEN_ICXIPECCEN_POS   10
 
#define MXC_F_GCR_ECC_IRQEN_ICXIPECCEN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_ICXIPECCEN_POS))
 
#define MXC_F_GCR_ECC_IRQEN_FL0ECCEN_POS   11
 
#define MXC_F_GCR_ECC_IRQEN_FL0ECCEN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_FL0ECCEN_POS))
 
#define MXC_F_GCR_ECC_IRQEN_FL1ECCEN_POS   12
 
#define MXC_F_GCR_ECC_IRQEN_FL1ECCEN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_FL1ECCEN_POS))
 

Detailed Description

ECC IRQ Enable Register.

Macro Definition Documentation

◆ MXC_F_GCR_ECC_IRQEN_EC0ECCEN

#define MXC_F_GCR_ECC_IRQEN_EC0ECCEN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_EC0ECCEN_POS))

ECC_IRQEN_EC0ECCEN Mask

◆ MXC_F_GCR_ECC_IRQEN_EC0ECCEN_POS

#define MXC_F_GCR_ECC_IRQEN_EC0ECCEN_POS   8

ECC_IRQEN_EC0ECCEN Position

◆ MXC_F_GCR_ECC_IRQEN_EC1ECCEN

#define MXC_F_GCR_ECC_IRQEN_EC1ECCEN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_EC1ECCEN_POS))

ECC_IRQEN_EC1ECCEN Mask

◆ MXC_F_GCR_ECC_IRQEN_EC1ECCEN_POS

#define MXC_F_GCR_ECC_IRQEN_EC1ECCEN_POS   9

ECC_IRQEN_EC1ECCEN Position

◆ MXC_F_GCR_ECC_IRQEN_ECCSYSRAM0EN

#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM0EN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_ECCSYSRAM0EN_POS))

ECC_IRQEN_ECCSYSRAM0EN Mask

◆ MXC_F_GCR_ECC_IRQEN_ECCSYSRAM0EN_POS

#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM0EN_POS   0

ECC_IRQEN_ECCSYSRAM0EN Position

◆ MXC_F_GCR_ECC_IRQEN_ECCSYSRAM1EN

#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM1EN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_ECCSYSRAM1EN_POS))

ECC_IRQEN_ECCSYSRAM1EN Mask

◆ MXC_F_GCR_ECC_IRQEN_ECCSYSRAM1EN_POS

#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM1EN_POS   1

ECC_IRQEN_ECCSYSRAM1EN Position

◆ MXC_F_GCR_ECC_IRQEN_ECCSYSRAM2EN

#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM2EN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_ECCSYSRAM2EN_POS))

ECC_IRQEN_ECCSYSRAM2EN Mask

◆ MXC_F_GCR_ECC_IRQEN_ECCSYSRAM2EN_POS

#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM2EN_POS   2

ECC_IRQEN_ECCSYSRAM2EN Position

◆ MXC_F_GCR_ECC_IRQEN_ECCSYSRAM3EN

#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM3EN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_ECCSYSRAM3EN_POS))

ECC_IRQEN_ECCSYSRAM3EN Mask

◆ MXC_F_GCR_ECC_IRQEN_ECCSYSRAM3EN_POS

#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM3EN_POS   3

ECC_IRQEN_ECCSYSRAM3EN Position

◆ MXC_F_GCR_ECC_IRQEN_ECCSYSRAM4EN

#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM4EN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_ECCSYSRAM4EN_POS))

ECC_IRQEN_ECCSYSRAM4EN Mask

◆ MXC_F_GCR_ECC_IRQEN_ECCSYSRAM4EN_POS

#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM4EN_POS   4

ECC_IRQEN_ECCSYSRAM4EN Position

◆ MXC_F_GCR_ECC_IRQEN_ECCSYSRAM5EN

#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM5EN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_ECCSYSRAM5EN_POS))

ECC_IRQEN_ECCSYSRAM5EN Mask

◆ MXC_F_GCR_ECC_IRQEN_ECCSYSRAM5EN_POS

#define MXC_F_GCR_ECC_IRQEN_ECCSYSRAM5EN_POS   5

ECC_IRQEN_ECCSYSRAM5EN Position

◆ MXC_F_GCR_ECC_IRQEN_FL0ECCEN

#define MXC_F_GCR_ECC_IRQEN_FL0ECCEN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_FL0ECCEN_POS))

ECC_IRQEN_FL0ECCEN Mask

◆ MXC_F_GCR_ECC_IRQEN_FL0ECCEN_POS

#define MXC_F_GCR_ECC_IRQEN_FL0ECCEN_POS   11

ECC_IRQEN_FL0ECCEN Position

◆ MXC_F_GCR_ECC_IRQEN_FL1ECCEN

#define MXC_F_GCR_ECC_IRQEN_FL1ECCEN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_FL1ECCEN_POS))

ECC_IRQEN_FL1ECCEN Mask

◆ MXC_F_GCR_ECC_IRQEN_FL1ECCEN_POS

#define MXC_F_GCR_ECC_IRQEN_FL1ECCEN_POS   12

ECC_IRQEN_FL1ECCEN Position

◆ MXC_F_GCR_ECC_IRQEN_ICXIPECCEN

#define MXC_F_GCR_ECC_IRQEN_ICXIPECCEN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_ICXIPECCEN_POS))

ECC_IRQEN_ICXIPECCEN Mask

◆ MXC_F_GCR_ECC_IRQEN_ICXIPECCEN_POS

#define MXC_F_GCR_ECC_IRQEN_ICXIPECCEN_POS   10

ECC_IRQEN_ICXIPECCEN Position

◆ MXC_F_GCR_ECC_IRQEN_SYSRAM6ECCEN

#define MXC_F_GCR_ECC_IRQEN_SYSRAM6ECCEN   ((uint32_t)(0x1UL << MXC_F_GCR_ECC_IRQEN_SYSRAM6ECCEN_POS))

ECC_IRQEN_SYSRAM6ECCEN Mask

◆ MXC_F_GCR_ECC_IRQEN_SYSRAM6ECCEN_POS

#define MXC_F_GCR_ECC_IRQEN_SYSRAM6ECCEN_POS   6

ECC_IRQEN_SYSRAM6ECCEN Position