Infineon MOTIX™ MCU TLE988x/9x Device Family SDK
Macros
Device_Peripheral_declaration

Detailed Description

Collaboration diagram for Device_Peripheral_declaration:

Macros

#define ADC1   ((ADC1_Type*) ADC1_BASE)
 
#define ADC2   ((ADC2_Type*) ADC2_BASE)
 
#define ARVG   ((ARVG_Type*) ARVG_BASE)
 
#define BDRV   ((BDRV_Type*) BDRV_BASE)
 
#define BP   ((BP_Type*) BP_BASE)
 
#define CACHE   ((CACHE_Type*) CACHE_BASE)
 
#define CANNODE   ((CANNODE_Type*) CANNODE_BASE)
 
#define CANNODEFD   ((CANNODEFD_Type*) CANNODEFD_BASE)
 
#define CANMSGOBJ0   ((CANMSGOBJ0_Type*) CANMSGOBJ0_BASE)
 
#define CANMSGOBJ1   ((CANMSGOBJ1_Type*) CANMSGOBJ1_BASE)
 
#define CANMSGOBJ2   ((CANMSGOBJ2_Type*) CANMSGOBJ2_BASE)
 
#define CANTRX   ((CANTRX_Type*) CANTRX_BASE)
 
#define CCU7   ((CCU7_Type*) CCU7_BASE)
 
#define CPU   ((CPU_Type*) CPU_BASE)
 
#define CSACSC   ((CSACSC_Type*) CSACSC_BASE)
 
#define DMA   ((DMA_Type*) DMA_BASE)
 
#define GPIO   ((GPIO_Type*) GPIO_BASE)
 
#define GPT12   ((GPT12_Type*) GPT12_BASE)
 
#define MEMCTRL   ((MEMCTRL_Type*) MEMCTRL_BASE)
 
#define PLL   ((PLL_Type*) PLL_BASE)
 
#define PMU   ((PMU_Type*) PMU_BASE)
 
#define SCU   ((SCU_Type*) SCU_BASE)
 
#define SDADC   ((SDADC_Type*) SDADC_BASE)
 
#define SSC0   ((SSC0_Type*) SSC0_BASE)
 
#define SSC1   ((SSC1_Type*) SSC1_BASE)
 
#define T20   ((T20_Type*) T20_BASE)
 
#define T21   ((T21_Type*) T21_BASE)
 
#define UART0   ((UART0_Type*) UART0_BASE)
 
#define UART1   ((UART1_Type*) UART1_BASE)
 
#define ADC1   ((ADC1_Type*) ADC1_BASE)
 
#define ADC2   ((ADC2_Type*) ADC2_BASE)
 
#define ARVG   ((ARVG_Type*) ARVG_BASE)
 
#define BDRV   ((BDRV_Type*) BDRV_BASE)
 
#define CACHE   ((CACHE_Type*) CACHE_BASE)
 
#define CANNODE   ((CANNODE_Type*) CANNODE_BASE)
 
#define CANNODEFD   ((CANNODEFD_Type*) CANNODEFD_BASE)
 
#define CANMSGOBJ0   ((CANMSGOBJ0_Type*) CANMSGOBJ0_BASE)
 
#define CANMSGOBJ1   ((CANMSGOBJ1_Type*) CANMSGOBJ1_BASE)
 
#define CANMSGOBJ2   ((CANMSGOBJ2_Type*) CANMSGOBJ2_BASE)
 
#define CANTRX   ((CANTRX_Type*) CANTRX_BASE)
 
#define CCU7   ((CCU7_Type*) CCU7_BASE)
 
#define CPU   ((CPU_Type*) CPU_BASE)
 
#define CSACSC   ((CSACSC_Type*) CSACSC_BASE)
 
#define DMA   ((DMA_Type*) DMA_BASE)
 
#define GPIO   ((GPIO_Type*) GPIO_BASE)
 
#define GPT12   ((GPT12_Type*) GPT12_BASE)
 
#define MEMCTRL   ((MEMCTRL_Type*) MEMCTRL_BASE)
 
#define PLL   ((PLL_Type*) PLL_BASE)
 
#define PMU   ((PMU_Type*) PMU_BASE)
 
#define SCU   ((SCU_Type*) SCU_BASE)
 
#define SDADC   ((SDADC_Type*) SDADC_BASE)
 
#define SSC0   ((SSC0_Type*) SSC0_BASE)
 
#define SSC1   ((SSC1_Type*) SSC1_BASE)
 
#define T20   ((T20_Type*) T20_BASE)
 
#define T21   ((T21_Type*) T21_BASE)
 
#define UART0   ((UART0_Type*) UART0_BASE)
 
#define UART1   ((UART1_Type*) UART1_BASE)
 

Macro Definition Documentation

◆ ADC1 [1/2]

#define ADC1   ((ADC1_Type*) ADC1_BASE)

◆ ADC1 [2/2]

#define ADC1   ((ADC1_Type*) ADC1_BASE)

◆ ADC2 [1/2]

#define ADC2   ((ADC2_Type*) ADC2_BASE)

◆ ADC2 [2/2]

#define ADC2   ((ADC2_Type*) ADC2_BASE)

◆ ARVG [1/2]

#define ARVG   ((ARVG_Type*) ARVG_BASE)

◆ ARVG [2/2]

#define ARVG   ((ARVG_Type*) ARVG_BASE)

◆ BDRV [1/2]

#define BDRV   ((BDRV_Type*) BDRV_BASE)

◆ BDRV [2/2]

#define BDRV   ((BDRV_Type*) BDRV_BASE)

◆ BP

#define BP   ((BP_Type*) BP_BASE)

◆ CACHE [1/2]

#define CACHE   ((CACHE_Type*) CACHE_BASE)

◆ CACHE [2/2]

#define CACHE   ((CACHE_Type*) CACHE_BASE)

◆ CANMSGOBJ0 [1/2]

#define CANMSGOBJ0   ((CANMSGOBJ0_Type*) CANMSGOBJ0_BASE)

◆ CANMSGOBJ0 [2/2]

#define CANMSGOBJ0   ((CANMSGOBJ0_Type*) CANMSGOBJ0_BASE)

◆ CANMSGOBJ1 [1/2]

#define CANMSGOBJ1   ((CANMSGOBJ1_Type*) CANMSGOBJ1_BASE)

◆ CANMSGOBJ1 [2/2]

#define CANMSGOBJ1   ((CANMSGOBJ1_Type*) CANMSGOBJ1_BASE)

◆ CANMSGOBJ2 [1/2]

#define CANMSGOBJ2   ((CANMSGOBJ2_Type*) CANMSGOBJ2_BASE)

◆ CANMSGOBJ2 [2/2]

#define CANMSGOBJ2   ((CANMSGOBJ2_Type*) CANMSGOBJ2_BASE)

◆ CANNODE [1/2]

#define CANNODE   ((CANNODE_Type*) CANNODE_BASE)

◆ CANNODE [2/2]

#define CANNODE   ((CANNODE_Type*) CANNODE_BASE)

◆ CANNODEFD [1/2]

#define CANNODEFD   ((CANNODEFD_Type*) CANNODEFD_BASE)

◆ CANNODEFD [2/2]

#define CANNODEFD   ((CANNODEFD_Type*) CANNODEFD_BASE)

◆ CANTRX [1/2]

#define CANTRX   ((CANTRX_Type*) CANTRX_BASE)

◆ CANTRX [2/2]

#define CANTRX   ((CANTRX_Type*) CANTRX_BASE)

◆ CCU7 [1/2]

#define CCU7   ((CCU7_Type*) CCU7_BASE)

◆ CCU7 [2/2]

#define CCU7   ((CCU7_Type*) CCU7_BASE)

◆ CPU [1/2]

#define CPU   ((CPU_Type*) CPU_BASE)

◆ CPU [2/2]

#define CPU   ((CPU_Type*) CPU_BASE)

◆ CSACSC [1/2]

#define CSACSC   ((CSACSC_Type*) CSACSC_BASE)

◆ CSACSC [2/2]

#define CSACSC   ((CSACSC_Type*) CSACSC_BASE)

◆ DMA [1/2]

#define DMA   ((DMA_Type*) DMA_BASE)

◆ DMA [2/2]

#define DMA   ((DMA_Type*) DMA_BASE)

◆ GPIO [1/2]

#define GPIO   ((GPIO_Type*) GPIO_BASE)

◆ GPIO [2/2]

#define GPIO   ((GPIO_Type*) GPIO_BASE)

◆ GPT12 [1/2]

#define GPT12   ((GPT12_Type*) GPT12_BASE)

◆ GPT12 [2/2]

#define GPT12   ((GPT12_Type*) GPT12_BASE)

◆ MEMCTRL [1/2]

#define MEMCTRL   ((MEMCTRL_Type*) MEMCTRL_BASE)

◆ MEMCTRL [2/2]

#define MEMCTRL   ((MEMCTRL_Type*) MEMCTRL_BASE)

◆ PLL [1/2]

#define PLL   ((PLL_Type*) PLL_BASE)

◆ PLL [2/2]

#define PLL   ((PLL_Type*) PLL_BASE)

◆ PMU [1/2]

#define PMU   ((PMU_Type*) PMU_BASE)

◆ PMU [2/2]

#define PMU   ((PMU_Type*) PMU_BASE)

◆ SCU [1/2]

#define SCU   ((SCU_Type*) SCU_BASE)

◆ SCU [2/2]

#define SCU   ((SCU_Type*) SCU_BASE)

◆ SDADC [1/2]

#define SDADC   ((SDADC_Type*) SDADC_BASE)

◆ SDADC [2/2]

#define SDADC   ((SDADC_Type*) SDADC_BASE)

◆ SSC0 [1/2]

#define SSC0   ((SSC0_Type*) SSC0_BASE)

◆ SSC0 [2/2]

#define SSC0   ((SSC0_Type*) SSC0_BASE)

◆ SSC1 [1/2]

#define SSC1   ((SSC1_Type*) SSC1_BASE)

◆ SSC1 [2/2]

#define SSC1   ((SSC1_Type*) SSC1_BASE)

◆ T20 [1/2]

#define T20   ((T20_Type*) T20_BASE)

◆ T20 [2/2]

#define T20   ((T20_Type*) T20_BASE)

◆ T21 [1/2]

#define T21   ((T21_Type*) T21_BASE)

◆ T21 [2/2]

#define T21   ((T21_Type*) T21_BASE)

◆ UART0 [1/2]

#define UART0   ((UART0_Type*) UART0_BASE)

◆ UART0 [2/2]

#define UART0   ((UART0_Type*) UART0_BASE)

◆ UART1 [1/2]

#define UART1   ((UART1_Type*) UART1_BASE)

◆ UART1 [2/2]

#define UART1   ((UART1_Type*) UART1_BASE)