Infineon MOTIX™ MCU TLE988x/9x Device Family SDK
Data Fields
T20_Type Struct Reference

Detailed Description

T20 (T20)

#include <tle989x.h>

Data Fields

union {
   __IOM uint32_t   reg
 
   struct {
      __IOM uint32_t   CP_RL2: 1
 
      __IOM uint32_t   C_T2: 1
 
      __IOM uint32_t   TR2: 1
 
      __IOM uint32_t   EXEN2: 1
 
      __IOM uint32_t   TCLK: 1
 
      __IOM uint32_t   RCLK: 1
 
      __IM uint32_t   EXF2: 1
 
      __IM uint32_t   TF2: 1
 
      __IOM uint32_t   T2INSEL: 2
 
      __IOM uint32_t   T2EXINSEL: 2
 
      uint32_t   __pad0__: 20
 
   }   bit
 
CON
 
union {
   __IOM uint32_t   reg
 
   struct {
      __IOM uint32_t   DCEN: 1
 
      __IOM uint32_t   T2PRE: 3
 
      __IOM uint32_t   PREN: 1
 
      __IOM uint32_t   EDGESEL: 1
 
      __IOM uint32_t   T2RHEN: 1
 
      __IOM uint32_t   T2REGS: 1
 
      uint32_t   __pad0__: 24
 
   }   bit
 
MOD
 
union {
   __IOM uint32_t   reg
 
   struct {
      __IOM uint32_t   RCL2: 8
 
      __IOM uint32_t   RCH2: 8
 
      uint32_t   __pad0__: 16
 
   }   bit
 
RC
 
__IM uint32_t RESERVED
 
union {
   __IOM uint32_t   reg
 
   struct {
      __IOM uint32_t   T2L: 8
 
      __IOM uint32_t   T2H: 8
 
      uint32_t   __pad0__: 16
 
   }   bit
 
CNT
 
__IM uint32_t RESERVED1
 
union {
   __IOM uint32_t   reg
 
   struct {
      uint32_t   __pad0__: 6
 
      __OM uint32_t   EXF2CLR: 1
 
      __OM uint32_t   TF2CLR: 1
 
      uint32_t   __pad1__: 24
 
   }   bit
 
ICLR
 
union {
   __IOM uint32_t   reg
 
   struct {
      __IOM uint32_t   EXF2EN: 1
 
      __IOM uint32_t   TF2EN: 1
 
      uint32_t   __pad0__: 30
 
   }   bit
 
CON1
 
union {
   __IOM uint32_t   reg
 
   struct {
      __IOM uint32_t   CP_RL2: 1
 
      __IOM uint32_t   C_T2: 1
 
      __IOM uint32_t   TR2: 1
 
      __IOM uint32_t   EXEN2: 1
 
      uint32_t   __pad0__: 2
 
      __IM uint32_t   EXF2: 1
 
      __IM uint32_t   TF2: 1
 
      __IOM uint32_t   T2INSEL: 2
 
      __IOM uint32_t   T2EXINSEL: 2
 
      uint32_t   __pad1__: 20
 
   }   bit
 
CON
 
union {
   __IOM uint32_t   reg
 
   struct {
      __IOM uint32_t   DCEN: 1
 
      __IOM uint32_t   T2PRE: 3
 
      __IOM uint32_t   PREN: 1
 
      __IOM uint32_t   EDGESEL: 1
 
      __IOM uint32_t   T2RHEN: 1
 
      __IOM uint32_t   T2REGS: 1
 
      uint32_t   __pad0__: 24
 
   }   bit
 
MOD
 
union {
   __IOM uint32_t   reg
 
   struct {
      __IOM uint32_t   RCL2: 8
 
      __IOM uint32_t   RCH2: 8
 
      uint32_t   __pad0__: 16
 
   }   bit
 
RC
 
union {
   __IOM uint32_t   reg
 
   struct {
      __IOM uint32_t   T2L: 8
 
      __IOM uint32_t   T2H: 8
 
      uint32_t   __pad0__: 16
 
   }   bit
 
CNT
 
union {
   __IOM uint32_t   reg
 
   struct {
      uint32_t   __pad0__: 6
 
      __OM uint32_t   EXF2CLR: 1
 
      __OM uint32_t   TF2CLR: 1
 
      uint32_t   __pad1__: 24
 
   }   bit
 
ICLR
 
union {
   __IOM uint32_t   reg
 
   struct {
      __IOM uint32_t   EXF2EN: 1
 
      __IOM uint32_t   TF2EN: 1
 
      uint32_t   __pad0__: 30
 
   }   bit
 
CON1
 

Field Documentation

◆ __pad0__

uint32_t __pad0__

◆ __pad1__

uint32_t __pad1__

◆  [1/12]

struct { ... } bit

◆  [2/12]

struct { ... } bit

◆  [3/12]

struct { ... } bit

◆  [4/12]

struct { ... } bit

◆  [5/12]

struct { ... } bit

◆  [6/12]

struct { ... } bit

◆  [7/12]

struct { ... } bit

◆  [8/12]

struct { ... } bit

◆  [9/12]

struct { ... } bit

◆  [10/12]

struct { ... } bit

◆  [11/12]

struct { ... } bit

◆  [12/12]

struct { ... } bit

◆ C_T2

__IOM uint32_t C_T2

[1..1] Timer or Counter Select

◆  [1/2]

union { ... } CNT

◆  [2/2]

union { ... } CNT

◆  [1/2]

union { ... } CON

◆  [2/2]

union { ... } CON

◆  [1/2]

union { ... } CON1

◆  [2/2]

union { ... } CON1

◆ CP_RL2

__IOM uint32_t CP_RL2

[0..0] Capture/Reload Select

◆ DCEN

__IOM uint32_t DCEN

[0..0] Up/Down Counter Enable

◆ EDGESEL

__IOM uint32_t EDGESEL

[5..5] Edge Select in Capture Mode/Reload Mode/Baud-rate Generator Mode

◆ EXEN2

__IOM uint32_t EXEN2

[3..3] Timer 2 External Enable Control

◆ EXF2

__IM uint32_t EXF2

[6..6] Timer 2 External Flag

◆ EXF2CLR

__OM uint32_t EXF2CLR

[6..6] External Interrupt Clear Flag

◆ EXF2EN

__IOM uint32_t EXF2EN

[0..0] External Interrupt Enable

◆  [1/2]

union { ... } ICLR

◆  [2/2]

union { ... } ICLR

◆  [1/2]

union { ... } MOD

◆  [2/2]

union { ... } MOD

◆ PREN

__IOM uint32_t PREN

[4..4] Prescaler Enable

◆  [1/2]

union { ... } RC

◆  [2/2]

union { ... } RC

◆ RCH2

__IOM uint32_t RCH2

[15..8] Reload/Capture Value

◆ RCL2

__IOM uint32_t RCL2

[7..0] Reload/Capture Value

◆ RCLK

__IOM uint32_t RCLK

[5..5] Receiver Clock Enable

◆ reg

__IOM uint32_t reg

(@ 0x00000000) Timer 2 Control Register

(@ 0x00000004) Timer 2 Mode Register

(@ 0x00000008) Timer 2 Reload/Capture Register

(@ 0x00000010) Timer 2 Count Register

(@ 0x00000018) Timer 2 Interrupt Clear Register

(@ 0x0000001C) Timer 2 Control Register 1

◆ RESERVED

__IM uint32_t RESERVED

◆ RESERVED1

__IM uint32_t RESERVED1

◆ T2EXINSEL

__IOM uint32_t T2EXINSEL

[11..10] Timer 2 capture input selection

◆ T2H

__IOM uint32_t T2H

[15..8] Timer 2 Value

◆ T2INSEL

__IOM uint32_t T2INSEL

[9..8] Timer 2 count input selection

◆ T2L

__IOM uint32_t T2L

[7..0] Timer 2 Value

◆ T2PRE

__IOM uint32_t T2PRE

[3..1] Timer 2 Prescaler Bit

◆ T2REGS

__IOM uint32_t T2REGS

[7..7] Edge Select for Timer 2 External Start

◆ T2RHEN

__IOM uint32_t T2RHEN

[6..6] Timer 2 External Start Enable

◆ TCLK

__IOM uint32_t TCLK

[4..4] Transmit Clock Enable

◆ TF2

__IM uint32_t TF2

[7..7] Timer 2 Overflow/Underflow Flag

◆ TF2CLR

__OM uint32_t TF2CLR

[7..7] Overflow/Underflow Interrupt Clear Flag

◆ TF2EN

__IOM uint32_t TF2EN

[1..1] Overflow/Underflow Interrupt Enable

◆ TR2

__IOM uint32_t TR2

[2..2] Timer 2 Start/Stop Control


The documentation for this struct was generated from the following file: