Infineon MOTIX™ MCU TLE988x/9x Device Family SDK
Macros
Device_Peripheral_peripheralAddr

Detailed Description

Collaboration diagram for Device_Peripheral_peripheralAddr:

Macros

#define ADC1_BASE   0x40000000UL
 
#define ADC2_BASE   0x4804C000UL
 
#define ARVG_BASE   0x48038000UL
 
#define BDRV_BASE   0x4000C000UL
 
#define BP_BASE   0xE0001000UL
 
#define CACHE_BASE   0x48048000UL
 
#define CANNODE_BASE   0x48010000UL
 
#define CANNODEFD_BASE   0x48010010UL
 
#define CANMSGOBJ0_BASE   0x48010100UL
 
#define CANMSGOBJ1_BASE   0x48010400UL
 
#define CANMSGOBJ2_BASE   0x48010800UL
 
#define CANTRX_BASE   0x4800C000UL
 
#define CCU7_BASE   0x40008000UL
 
#define CPU_BASE   0xE000E000UL
 
#define CSACSC_BASE   0x40010000UL
 
#define DMA_BASE   0x48034000UL
 
#define GPIO_BASE   0x48030000UL
 
#define GPT12_BASE   0x40014000UL
 
#define MEMCTRL_BASE   0x48044000UL
 
#define PLL_BASE   0x48008000UL
 
#define PMU_BASE   0x48000000UL
 
#define SCU_BASE   0x48004000UL
 
#define SDADC_BASE   0x40004000UL
 
#define SSC0_BASE   0x48020000UL
 
#define SSC1_BASE   0x48024000UL
 
#define T20_BASE   0x48028000UL
 
#define T21_BASE   0x4802C000UL
 
#define UART0_BASE   0x48018000UL
 
#define UART1_BASE   0x4801C000UL
 
#define ADC1_BASE   0x40000000UL
 
#define ADC2_BASE   0x4804C000UL
 
#define ARVG_BASE   0x48038000UL
 
#define BDRV_BASE   0x4000C000UL
 
#define CACHE_BASE   0x48048000UL
 
#define CANNODE_BASE   0x48010000UL
 
#define CANNODEFD_BASE   0x48010010UL
 
#define CANMSGOBJ0_BASE   0x48010100UL
 
#define CANMSGOBJ1_BASE   0x48010400UL
 
#define CANMSGOBJ2_BASE   0x48010800UL
 
#define CANTRX_BASE   0x4800C000UL
 
#define CCU7_BASE   0x40008000UL
 
#define CPU_BASE   0xE000E000UL
 
#define CSACSC_BASE   0x40010000UL
 
#define DMA_BASE   0x48034000UL
 
#define GPIO_BASE   0x48030000UL
 
#define GPT12_BASE   0x40014000UL
 
#define MEMCTRL_BASE   0x48044000UL
 
#define PLL_BASE   0x48008000UL
 
#define PMU_BASE   0x48000000UL
 
#define SCU_BASE   0x48004000UL
 
#define SDADC_BASE   0x40004000UL
 
#define SSC0_BASE   0x48020000UL
 
#define SSC1_BASE   0x48024000UL
 
#define T20_BASE   0x48028000UL
 
#define T21_BASE   0x4802C000UL
 
#define UART0_BASE   0x48018000UL
 
#define UART1_BASE   0x4801C000UL
 

Macro Definition Documentation

◆ ADC1_BASE [1/2]

#define ADC1_BASE   0x40000000UL

◆ ADC1_BASE [2/2]

#define ADC1_BASE   0x40000000UL

◆ ADC2_BASE [1/2]

#define ADC2_BASE   0x4804C000UL

◆ ADC2_BASE [2/2]

#define ADC2_BASE   0x4804C000UL

◆ ARVG_BASE [1/2]

#define ARVG_BASE   0x48038000UL

◆ ARVG_BASE [2/2]

#define ARVG_BASE   0x48038000UL

◆ BDRV_BASE [1/2]

#define BDRV_BASE   0x4000C000UL

◆ BDRV_BASE [2/2]

#define BDRV_BASE   0x4000C000UL

◆ BP_BASE

#define BP_BASE   0xE0001000UL

◆ CACHE_BASE [1/2]

#define CACHE_BASE   0x48048000UL

◆ CACHE_BASE [2/2]

#define CACHE_BASE   0x48048000UL

◆ CANMSGOBJ0_BASE [1/2]

#define CANMSGOBJ0_BASE   0x48010100UL

◆ CANMSGOBJ0_BASE [2/2]

#define CANMSGOBJ0_BASE   0x48010100UL

◆ CANMSGOBJ1_BASE [1/2]

#define CANMSGOBJ1_BASE   0x48010400UL

◆ CANMSGOBJ1_BASE [2/2]

#define CANMSGOBJ1_BASE   0x48010400UL

◆ CANMSGOBJ2_BASE [1/2]

#define CANMSGOBJ2_BASE   0x48010800UL

◆ CANMSGOBJ2_BASE [2/2]

#define CANMSGOBJ2_BASE   0x48010800UL

◆ CANNODE_BASE [1/2]

#define CANNODE_BASE   0x48010000UL

◆ CANNODE_BASE [2/2]

#define CANNODE_BASE   0x48010000UL

◆ CANNODEFD_BASE [1/2]

#define CANNODEFD_BASE   0x48010010UL

◆ CANNODEFD_BASE [2/2]

#define CANNODEFD_BASE   0x48010010UL

◆ CANTRX_BASE [1/2]

#define CANTRX_BASE   0x4800C000UL

◆ CANTRX_BASE [2/2]

#define CANTRX_BASE   0x4800C000UL

◆ CCU7_BASE [1/2]

#define CCU7_BASE   0x40008000UL

◆ CCU7_BASE [2/2]

#define CCU7_BASE   0x40008000UL

◆ CPU_BASE [1/2]

#define CPU_BASE   0xE000E000UL

◆ CPU_BASE [2/2]

#define CPU_BASE   0xE000E000UL

◆ CSACSC_BASE [1/2]

#define CSACSC_BASE   0x40010000UL

◆ CSACSC_BASE [2/2]

#define CSACSC_BASE   0x40010000UL

◆ DMA_BASE [1/2]

#define DMA_BASE   0x48034000UL

◆ DMA_BASE [2/2]

#define DMA_BASE   0x48034000UL

◆ GPIO_BASE [1/2]

#define GPIO_BASE   0x48030000UL

◆ GPIO_BASE [2/2]

#define GPIO_BASE   0x48030000UL

◆ GPT12_BASE [1/2]

#define GPT12_BASE   0x40014000UL

◆ GPT12_BASE [2/2]

#define GPT12_BASE   0x40014000UL

◆ MEMCTRL_BASE [1/2]

#define MEMCTRL_BASE   0x48044000UL

◆ MEMCTRL_BASE [2/2]

#define MEMCTRL_BASE   0x48044000UL

◆ PLL_BASE [1/2]

#define PLL_BASE   0x48008000UL

◆ PLL_BASE [2/2]

#define PLL_BASE   0x48008000UL

◆ PMU_BASE [1/2]

#define PMU_BASE   0x48000000UL

◆ PMU_BASE [2/2]

#define PMU_BASE   0x48000000UL

◆ SCU_BASE [1/2]

#define SCU_BASE   0x48004000UL

◆ SCU_BASE [2/2]

#define SCU_BASE   0x48004000UL

◆ SDADC_BASE [1/2]

#define SDADC_BASE   0x40004000UL

◆ SDADC_BASE [2/2]

#define SDADC_BASE   0x40004000UL

◆ SSC0_BASE [1/2]

#define SSC0_BASE   0x48020000UL

◆ SSC0_BASE [2/2]

#define SSC0_BASE   0x48020000UL

◆ SSC1_BASE [1/2]

#define SSC1_BASE   0x48024000UL

◆ SSC1_BASE [2/2]

#define SSC1_BASE   0x48024000UL

◆ T20_BASE [1/2]

#define T20_BASE   0x48028000UL

◆ T20_BASE [2/2]

#define T20_BASE   0x48028000UL

◆ T21_BASE [1/2]

#define T21_BASE   0x4802C000UL

◆ T21_BASE [2/2]

#define T21_BASE   0x4802C000UL

◆ UART0_BASE [1/2]

#define UART0_BASE   0x48018000UL

◆ UART0_BASE [2/2]

#define UART0_BASE   0x48018000UL

◆ UART1_BASE [1/2]

#define UART1_BASE   0x4801C000UL

◆ UART1_BASE [2/2]

#define UART1_BASE   0x4801C000UL