Infineon MOTIX™ MCU TLE985x Device Family SDK
Data Structures | Macros | Enumerations
tle985x.h File Reference

Go to the source code of this file.

Detailed Description

CMSIS register HeaderFile.

Version
V1.2.1
Date
19. Jul 2023
Note
This file violates [MISRA 2012 Rule 6.1, required], [MISRA 2012 Rule 5.1, required], [MISRA 2012 Rule 5.2, required], [MISRA 2012 Rule 5.4, required], [MISRA 2012 Rule 5.5, required], [MISRA 2012 Rule 2.5, advisory]

Include Graph

Include dependency graph for tle985x.h:

Include Graph

This graph shows which files directly or indirectly include this file:

Data Structures

struct  ADC1_Type
 ADC1 (ADC1) More...
 
struct  ADC2_Type
 ADC2 (ADC2) More...
 
struct  BDRV_Type
 BDRV (BDRV) More...
 
struct  CCU6_Type
 CCU6 (CCU6) More...
 
struct  CPU_Type
 CPU (CPU) More...
 
struct  GPT12E_Type
 GPT12E (GPT12E) More...
 
struct  HS_Type
 HS (HS) More...
 
struct  LIN_Type
 LIN (LIN) More...
 
struct  MATH_Type
 MATH (MATH) More...
 
struct  MF_Type
 MF (MF) More...
 
struct  PMU_Type
 PMU (PMU) More...
 
struct  PORT_Type
 PORT (PORT) More...
 
struct  SCU_Type
 SCU (SCU) More...
 
struct  SCUPM_Type
 SCUPM (SCUPM) More...
 
struct  SSC1_Type
 SSC1 (SSC1) More...
 
struct  SSC2_Type
 SSC2 (SSC2) More...
 
struct  TIMER2_Type
 TIMER2 (TIMER2) More...
 
struct  TIMER21_Type
 TIMER21 (TIMER21) More...
 
struct  UART1_Type
 UART1 (UART1) More...
 
struct  UART2_Type
 UART2 (UART2) More...
 

Macros

#define __CM0_REV   0x0000U
 
#define __NVIC_PRIO_BITS   2
 
#define __Vendor_SysTickConfig   0
 
#define __MPU_PRESENT   0
 
#define __FPU_PRESENT   0
 
#define __IM   __I
 
#define __OM   __O
 
#define __IOM   __IO
 
#define ADC1_BASE   0x40004000UL
 
#define ADC2_BASE   0x4801C000UL
 
#define BDRV_BASE   0x40034000UL
 
#define CCU6_BASE   0x4000C000UL
 
#define CPU_BASE   0xE000E000UL
 
#define GPT12E_BASE   0x40010000UL
 
#define HS_BASE   0x40024000UL
 
#define LIN_BASE   0x4801E000UL
 
#define MATH_BASE   0x48013000UL
 
#define MF_BASE   0x48018000UL
 
#define PMU_BASE   0x50004000UL
 
#define PORT_BASE   0x48028000UL
 
#define SCU_BASE   0x50005000UL
 
#define SCUPM_BASE   0x50006000UL
 
#define SSC1_BASE   0x48024000UL
 
#define SSC2_BASE   0x48026000UL
 
#define TIMER2_BASE   0x48004000UL
 
#define TIMER21_BASE   0x48005000UL
 
#define UART1_BASE   0x48020000UL
 
#define UART2_BASE   0x48022000UL
 
#define ADC1   ((ADC1_Type*) ADC1_BASE)
 
#define ADC2   ((ADC2_Type*) ADC2_BASE)
 
#define BDRV   ((BDRV_Type*) BDRV_BASE)
 
#define CCU6   ((CCU6_Type*) CCU6_BASE)
 
#define CPU   ((CPU_Type*) CPU_BASE)
 
#define GPT12E   ((GPT12E_Type*) GPT12E_BASE)
 
#define HS   ((HS_Type*) HS_BASE)
 
#define LIN   ((LIN_Type*) LIN_BASE)
 
#define MATH   ((MATH_Type*) MATH_BASE)
 
#define MF   ((MF_Type*) MF_BASE)
 
#define PMU   ((PMU_Type*) PMU_BASE)
 
#define PORT   ((PORT_Type*) PORT_BASE)
 
#define SCU   ((SCU_Type*) SCU_BASE)
 
#define SCUPM   ((SCUPM_Type*) SCUPM_BASE)
 
#define SSC1   ((SSC1_Type*) SSC1_BASE)
 
#define SSC2   ((SSC2_Type*) SSC2_BASE)
 
#define TIMER2   ((TIMER2_Type*) TIMER2_BASE)
 
#define TIMER21   ((TIMER21_Type*) TIMER21_BASE)
 
#define UART1   ((UART1_Type*) UART1_BASE)
 
#define UART2   ((UART2_Type*) UART2_BASE)
 
#define ADC1_CAL_CH0_1_CALGAIN_CH1_Pos   (24UL)
 
#define ADC1_CAL_CH0_1_CALGAIN_CH1_Msk   (0xff000000UL)
 
#define ADC1_CAL_CH0_1_CALOFFS_CH1_Pos   (16UL)
 
#define ADC1_CAL_CH0_1_CALOFFS_CH1_Msk   (0x1f0000UL)
 
#define ADC1_CAL_CH0_1_CALGAIN_CH0_Pos   (8UL)
 
#define ADC1_CAL_CH0_1_CALGAIN_CH0_Msk   (0xff00UL)
 
#define ADC1_CAL_CH0_1_CALOFFS_CH0_Pos   (0UL)
 
#define ADC1_CAL_CH0_1_CALOFFS_CH0_Msk   (0x1fUL)
 
#define ADC1_CAL_CH10_11_CALGAIN_CH11_Pos   (24UL)
 
#define ADC1_CAL_CH10_11_CALGAIN_CH11_Msk   (0xff000000UL)
 
#define ADC1_CAL_CH10_11_CALOFFS_CH11_Pos   (16UL)
 
#define ADC1_CAL_CH10_11_CALOFFS_CH11_Msk   (0x1f0000UL)
 
#define ADC1_CAL_CH10_11_CALGAIN_CH10_Pos   (8UL)
 
#define ADC1_CAL_CH10_11_CALGAIN_CH10_Msk   (0xff00UL)
 
#define ADC1_CAL_CH10_11_CALOFFS_CH10_Pos   (0UL)
 
#define ADC1_CAL_CH10_11_CALOFFS_CH10_Msk   (0x1fUL)
 
#define ADC1_CAL_CH12_13_CALGAIN_CH13_Pos   (24UL)
 
#define ADC1_CAL_CH12_13_CALGAIN_CH13_Msk   (0xff000000UL)
 
#define ADC1_CAL_CH12_13_CALOFFS_CH13_Pos   (16UL)
 
#define ADC1_CAL_CH12_13_CALOFFS_CH13_Msk   (0x1f0000UL)
 
#define ADC1_CAL_CH12_13_CALGAIN_CH12_Pos   (8UL)
 
#define ADC1_CAL_CH12_13_CALGAIN_CH12_Msk   (0xff00UL)
 
#define ADC1_CAL_CH12_13_CALOFFS_CH12_Pos   (0UL)
 
#define ADC1_CAL_CH12_13_CALOFFS_CH12_Msk   (0x1fUL)
 
#define ADC1_CAL_CH2_3_CALGAIN_CH3_Pos   (24UL)
 
#define ADC1_CAL_CH2_3_CALGAIN_CH3_Msk   (0xff000000UL)
 
#define ADC1_CAL_CH2_3_CALOFFS_CH3_Pos   (16UL)
 
#define ADC1_CAL_CH2_3_CALOFFS_CH3_Msk   (0x1f0000UL)
 
#define ADC1_CAL_CH2_3_CALGAIN_CH2_Pos   (8UL)
 
#define ADC1_CAL_CH2_3_CALGAIN_CH2_Msk   (0xff00UL)
 
#define ADC1_CAL_CH2_3_CALOFFS_CH2_Pos   (0UL)
 
#define ADC1_CAL_CH2_3_CALOFFS_CH2_Msk   (0x1fUL)
 
#define ADC1_CAL_CH4_5_CALGAIN_CH5_Pos   (24UL)
 
#define ADC1_CAL_CH4_5_CALGAIN_CH5_Msk   (0xff000000UL)
 
#define ADC1_CAL_CH4_5_CALOFFS_CH5_Pos   (16UL)
 
#define ADC1_CAL_CH4_5_CALOFFS_CH5_Msk   (0x1f0000UL)
 
#define ADC1_CAL_CH4_5_CALGAIN_CH4_Pos   (8UL)
 
#define ADC1_CAL_CH4_5_CALGAIN_CH4_Msk   (0xff00UL)
 
#define ADC1_CAL_CH4_5_CALOFFS_CH4_Pos   (0UL)
 
#define ADC1_CAL_CH4_5_CALOFFS_CH4_Msk   (0x1fUL)
 
#define ADC1_CAL_CH6_7_CALGAIN_CH7_Pos   (24UL)
 
#define ADC1_CAL_CH6_7_CALGAIN_CH7_Msk   (0xff000000UL)
 
#define ADC1_CAL_CH6_7_CALOFFS_CH7_Pos   (16UL)
 
#define ADC1_CAL_CH6_7_CALOFFS_CH7_Msk   (0x1f0000UL)
 
#define ADC1_CAL_CH6_7_CALGAIN_CH6_Pos   (8UL)
 
#define ADC1_CAL_CH6_7_CALGAIN_CH6_Msk   (0xff00UL)
 
#define ADC1_CAL_CH6_7_CALOFFS_CH6_Pos   (0UL)
 
#define ADC1_CAL_CH6_7_CALOFFS_CH6_Msk   (0x1fUL)
 
#define ADC1_CAL_CH8_9_CALGAIN_CH9_Pos   (24UL)
 
#define ADC1_CAL_CH8_9_CALGAIN_CH9_Msk   (0xff000000UL)
 
#define ADC1_CAL_CH8_9_CALOFFS_CH9_Pos   (16UL)
 
#define ADC1_CAL_CH8_9_CALOFFS_CH9_Msk   (0x1f0000UL)
 
#define ADC1_CAL_CH8_9_CALGAIN_CH8_Pos   (8UL)
 
#define ADC1_CAL_CH8_9_CALGAIN_CH8_Msk   (0xff00UL)
 
#define ADC1_CAL_CH8_9_CALOFFS_CH8_Pos   (0UL)
 
#define ADC1_CAL_CH8_9_CALOFFS_CH8_Msk   (0x1fUL)
 
#define ADC1_CHx_EIM_ADC1_EIM_TRIG_SEL_Pos   (16UL)
 
#define ADC1_CHx_EIM_ADC1_EIM_TRIG_SEL_Msk   (0x70000UL)
 
#define ADC1_CHx_EIM_EIM_EN_Pos   (11UL)
 
#define ADC1_CHx_EIM_EIM_EN_Msk   (0x800UL)
 
#define ADC1_CHx_EIM_EIM_REP_Pos   (8UL)
 
#define ADC1_CHx_EIM_EIM_REP_Msk   (0x700UL)
 
#define ADC1_CHx_EIM_EIM_CHx_Pos   (0UL)
 
#define ADC1_CHx_EIM_EIM_CHx_Msk   (0xfUL)
 
#define ADC1_CHx_ESM_ESM_STS_Pos   (31UL)
 
#define ADC1_CHx_ESM_ESM_STS_Msk   (0x80000000UL)
 
#define ADC1_CHx_ESM_ESM_EN_Pos   (30UL)
 
#define ADC1_CHx_ESM_ESM_EN_Msk   (0x40000000UL)
 
#define ADC1_CHx_ESM_ADC1_ESM_TRIG_SEL_Pos   (16UL)
 
#define ADC1_CHx_ESM_ADC1_ESM_TRIG_SEL_Msk   (0x70000UL)
 
#define ADC1_CHx_ESM_ESM_0_Pos   (0UL)
 
#define ADC1_CHx_ESM_ESM_0_Msk   (0x3fffUL)
 
#define ADC1_CNT0_3_LOWER_HYST_LO_PP3_Pos   (27UL)
 
#define ADC1_CNT0_3_LOWER_HYST_LO_PP3_Msk   (0x18000000UL)
 
#define ADC1_CNT0_3_LOWER_CNT_LO_PP3_Pos   (24UL)
 
#define ADC1_CNT0_3_LOWER_CNT_LO_PP3_Msk   (0x3000000UL)
 
#define ADC1_CNT0_3_LOWER_HYST_LO_PP2_Pos   (19UL)
 
#define ADC1_CNT0_3_LOWER_HYST_LO_PP2_Msk   (0x180000UL)
 
#define ADC1_CNT0_3_LOWER_CNT_LO_PP2_Pos   (16UL)
 
#define ADC1_CNT0_3_LOWER_CNT_LO_PP2_Msk   (0x30000UL)
 
#define ADC1_CNT0_3_LOWER_HYST_LO_PP1_Pos   (11UL)
 
#define ADC1_CNT0_3_LOWER_HYST_LO_PP1_Msk   (0x1800UL)
 
#define ADC1_CNT0_3_LOWER_CNT_LO_PP1_Pos   (8UL)
 
#define ADC1_CNT0_3_LOWER_CNT_LO_PP1_Msk   (0x300UL)
 
#define ADC1_CNT0_3_LOWER_HYST_LO_PP0_Pos   (3UL)
 
#define ADC1_CNT0_3_LOWER_HYST_LO_PP0_Msk   (0x18UL)
 
#define ADC1_CNT0_3_LOWER_CNT_LO_PP0_Pos   (0UL)
 
#define ADC1_CNT0_3_LOWER_CNT_LO_PP0_Msk   (0x3UL)
 
#define ADC1_CNT0_3_UPPER_HYST_UP_PP3_Pos   (27UL)
 
#define ADC1_CNT0_3_UPPER_HYST_UP_PP3_Msk   (0x18000000UL)
 
#define ADC1_CNT0_3_UPPER_CNT_UP_PP3_Pos   (24UL)
 
#define ADC1_CNT0_3_UPPER_CNT_UP_PP3_Msk   (0x3000000UL)
 
#define ADC1_CNT0_3_UPPER_HYST_UP_PP2_Pos   (19UL)
 
#define ADC1_CNT0_3_UPPER_HYST_UP_PP2_Msk   (0x180000UL)
 
#define ADC1_CNT0_3_UPPER_CNT_UP_PP2_Pos   (16UL)
 
#define ADC1_CNT0_3_UPPER_CNT_UP_PP2_Msk   (0x30000UL)
 
#define ADC1_CNT0_3_UPPER_HYST_UP_PP1_Pos   (11UL)
 
#define ADC1_CNT0_3_UPPER_HYST_UP_PP1_Msk   (0x1800UL)
 
#define ADC1_CNT0_3_UPPER_CNT_UP_PP1_Pos   (8UL)
 
#define ADC1_CNT0_3_UPPER_CNT_UP_PP1_Msk   (0x300UL)
 
#define ADC1_CNT0_3_UPPER_HYST_UP_PP0_Pos   (3UL)
 
#define ADC1_CNT0_3_UPPER_HYST_UP_PP0_Msk   (0x18UL)
 
#define ADC1_CNT0_3_UPPER_CNT_UP_PP0_Pos   (0UL)
 
#define ADC1_CNT0_3_UPPER_CNT_UP_PP0_Msk   (0x3UL)
 
#define ADC1_CNT4_7_LOWER_HYST_LO_PP7_Pos   (27UL)
 
#define ADC1_CNT4_7_LOWER_HYST_LO_PP7_Msk   (0x18000000UL)
 
#define ADC1_CNT4_7_LOWER_CNT_LO_PP7_Pos   (24UL)
 
#define ADC1_CNT4_7_LOWER_CNT_LO_PP7_Msk   (0x3000000UL)
 
#define ADC1_CNT4_7_LOWER_HYST_LO_PP6_Pos   (19UL)
 
#define ADC1_CNT4_7_LOWER_HYST_LO_PP6_Msk   (0x180000UL)
 
#define ADC1_CNT4_7_LOWER_CNT_LO_PP6_Pos   (16UL)
 
#define ADC1_CNT4_7_LOWER_CNT_LO_PP6_Msk   (0x30000UL)
 
#define ADC1_CNT4_7_LOWER_HYST_LO_PP5_Pos   (11UL)
 
#define ADC1_CNT4_7_LOWER_HYST_LO_PP5_Msk   (0x1800UL)
 
#define ADC1_CNT4_7_LOWER_CNT_LO_PP5_Pos   (8UL)
 
#define ADC1_CNT4_7_LOWER_CNT_LO_PP5_Msk   (0x300UL)
 
#define ADC1_CNT4_7_LOWER_HYST_LO_PP4_Pos   (3UL)
 
#define ADC1_CNT4_7_LOWER_HYST_LO_PP4_Msk   (0x18UL)
 
#define ADC1_CNT4_7_LOWER_CNT_LO_PP4_Pos   (0UL)
 
#define ADC1_CNT4_7_LOWER_CNT_LO_PP4_Msk   (0x3UL)
 
#define ADC1_CNT4_7_UPPER_HYST_UP_PP7_Pos   (27UL)
 
#define ADC1_CNT4_7_UPPER_HYST_UP_PP7_Msk   (0x18000000UL)
 
#define ADC1_CNT4_7_UPPER_CNT_UP_PP7_Pos   (24UL)
 
#define ADC1_CNT4_7_UPPER_CNT_UP_PP7_Msk   (0x3000000UL)
 
#define ADC1_CNT4_7_UPPER_HYST_UP_PP6_Pos   (19UL)
 
#define ADC1_CNT4_7_UPPER_HYST_UP_PP6_Msk   (0x180000UL)
 
#define ADC1_CNT4_7_UPPER_CNT_UP_PP6_Pos   (16UL)
 
#define ADC1_CNT4_7_UPPER_CNT_UP_PP6_Msk   (0x30000UL)
 
#define ADC1_CNT4_7_UPPER_HYST_UP_PP5_Pos   (11UL)
 
#define ADC1_CNT4_7_UPPER_HYST_UP_PP5_Msk   (0x1800UL)
 
#define ADC1_CNT4_7_UPPER_CNT_UP_PP5_Pos   (8UL)
 
#define ADC1_CNT4_7_UPPER_CNT_UP_PP5_Msk   (0x300UL)
 
#define ADC1_CNT4_7_UPPER_HYST_UP_PP4_Pos   (3UL)
 
#define ADC1_CNT4_7_UPPER_HYST_UP_PP4_Msk   (0x18UL)
 
#define ADC1_CNT4_7_UPPER_CNT_UP_PP4_Pos   (0UL)
 
#define ADC1_CNT4_7_UPPER_CNT_UP_PP4_Msk   (0x3UL)
 
#define ADC1_CTRL2_CAL_EN_Pos   (0UL)
 
#define ADC1_CTRL2_CAL_EN_Msk   (0x3fffUL)
 
#define ADC1_CTRL3_SAMPLE_TIME_LVCH_Pos   (16UL)
 
#define ADC1_CTRL3_SAMPLE_TIME_LVCH_Msk   (0xf0000UL)
 
#define ADC1_CTRL3_SAMPLE_TIME_HVCH_Pos   (8UL)
 
#define ADC1_CTRL3_SAMPLE_TIME_HVCH_Msk   (0x1f00UL)
 
#define ADC1_CTRL3_MCM_RDY_Pos   (7UL)
 
#define ADC1_CTRL3_MCM_RDY_Msk   (0x80UL)
 
#define ADC1_CTRL3_EoC_FAIL_Pos   (6UL)
 
#define ADC1_CTRL3_EoC_FAIL_Msk   (0x40UL)
 
#define ADC1_CTRL3_EoC_FAIL_CLR_Pos   (4UL)
 
#define ADC1_CTRL3_EoC_FAIL_CLR_Msk   (0x10UL)
 
#define ADC1_CTRL3_SW_MODE_Pos   (1UL)
 
#define ADC1_CTRL3_SW_MODE_Msk   (0x2UL)
 
#define ADC1_CTRL3_MCM_PD_N_Pos   (0UL)
 
#define ADC1_CTRL3_MCM_PD_N_Msk   (0x1UL)
 
#define ADC1_CTRL5_FILT_OUT_SEL_13_0_Pos   (0UL)
 
#define ADC1_CTRL5_FILT_OUT_SEL_13_0_Msk   (0x3fffUL)
 
#define ADC1_CTRL_STS_STRTUP_DIS_Pos   (18UL)
 
#define ADC1_CTRL_STS_STRTUP_DIS_Msk   (0x40000UL)
 
#define ADC1_CTRL_STS_SW_CH_SEL_Pos   (8UL)
 
#define ADC1_CTRL_STS_SW_CH_SEL_Msk   (0xf00UL)
 
#define ADC1_CTRL_STS_EOC_Pos   (7UL)
 
#define ADC1_CTRL_STS_EOC_Msk   (0x80UL)
 
#define ADC1_CTRL_STS_CAL_SIGN_Pos   (5UL)
 
#define ADC1_CTRL_STS_CAL_SIGN_Msk   (0x20UL)
 
#define ADC1_CTRL_STS_READY_Pos   (4UL)
 
#define ADC1_CTRL_STS_READY_Msk   (0x10UL)
 
#define ADC1_CTRL_STS_SOS_Pos   (2UL)
 
#define ADC1_CTRL_STS_SOS_Msk   (0x4UL)
 
#define ADC1_CTRL_STS_SOOC_Pos   (1UL)
 
#define ADC1_CTRL_STS_SOOC_Msk   (0x2UL)
 
#define ADC1_CTRL_STS_PD_N_Pos   (0UL)
 
#define ADC1_CTRL_STS_PD_N_Msk   (0x1UL)
 
#define ADC1_DCHCNT1_4_LOWER_HYST_LO_DCH1_Pos   (3UL)
 
#define ADC1_DCHCNT1_4_LOWER_HYST_LO_DCH1_Msk   (0x18UL)
 
#define ADC1_DCHCNT1_4_LOWER_CNT_LO_DCH1_Pos   (0UL)
 
#define ADC1_DCHCNT1_4_LOWER_CNT_LO_DCH1_Msk   (0x3UL)
 
#define ADC1_DCHCNT1_4_UPPER_HYST_UP_DCH1_Pos   (3UL)
 
#define ADC1_DCHCNT1_4_UPPER_HYST_UP_DCH1_Msk   (0x18UL)
 
#define ADC1_DCHCNT1_4_UPPER_CNT_UP_DCH1_Pos   (0UL)
 
#define ADC1_DCHCNT1_4_UPPER_CNT_UP_DCH1_Msk   (0x3UL)
 
#define ADC1_DCHTH1_4_LOWER_DCH1_LOW_Pos   (0UL)
 
#define ADC1_DCHTH1_4_LOWER_DCH1_LOW_Msk   (0xffUL)
 
#define ADC1_DCHTH1_4_UPPER_DCH1_UP_Pos   (0UL)
 
#define ADC1_DCHTH1_4_UPPER_DCH1_UP_Msk   (0xffUL)
 
#define ADC1_DIFFCH_OUT1_DOF1_Pos   (18UL)
 
#define ADC1_DIFFCH_OUT1_DOF1_Msk   (0x40000UL)
 
#define ADC1_DIFFCH_OUT1_DVF1_Pos   (17UL)
 
#define ADC1_DIFFCH_OUT1_DVF1_Msk   (0x20000UL)
 
#define ADC1_DIFFCH_OUT1_DWFR1_Pos   (16UL)
 
#define ADC1_DIFFCH_OUT1_DWFR1_Msk   (0x10000UL)
 
#define ADC1_DIFFCH_OUT1_DCH1_Pos   (0UL)
 
#define ADC1_DIFFCH_OUT1_DCH1_Msk   (0xfffUL)
 
#define ADC1_DUIN_SEL_DU1RES_NEG_Pos   (4UL)
 
#define ADC1_DUIN_SEL_DU1RES_NEG_Msk   (0x10UL)
 
#define ADC1_DUIN_SEL_DU1_EN_Pos   (0UL)
 
#define ADC1_DUIN_SEL_DU1_EN_Msk   (0x1UL)
 
#define ADC1_FILT_OUT0_OF0_Pos   (18UL)
 
#define ADC1_FILT_OUT0_OF0_Msk   (0x40000UL)
 
#define ADC1_FILT_OUT0_VF0_Pos   (17UL)
 
#define ADC1_FILT_OUT0_VF0_Msk   (0x20000UL)
 
#define ADC1_FILT_OUT0_WFR0_Pos   (16UL)
 
#define ADC1_FILT_OUT0_WFR0_Msk   (0x10000UL)
 
#define ADC1_FILT_OUT0_FILT_OUT_CH0_Pos   (0UL)
 
#define ADC1_FILT_OUT0_FILT_OUT_CH0_Msk   (0xfffUL)
 
#define ADC1_FILT_OUT1_OF1_Pos   (18UL)
 
#define ADC1_FILT_OUT1_OF1_Msk   (0x40000UL)
 
#define ADC1_FILT_OUT1_VF1_Pos   (17UL)
 
#define ADC1_FILT_OUT1_VF1_Msk   (0x20000UL)
 
#define ADC1_FILT_OUT1_WFR1_Pos   (16UL)
 
#define ADC1_FILT_OUT1_WFR1_Msk   (0x10000UL)
 
#define ADC1_FILT_OUT1_FILT_OUT_CH1_Pos   (0UL)
 
#define ADC1_FILT_OUT1_FILT_OUT_CH1_Msk   (0xfffUL)
 
#define ADC1_FILT_OUT10_OF10_Pos   (18UL)
 
#define ADC1_FILT_OUT10_OF10_Msk   (0x40000UL)
 
#define ADC1_FILT_OUT10_VF10_Pos   (17UL)
 
#define ADC1_FILT_OUT10_VF10_Msk   (0x20000UL)
 
#define ADC1_FILT_OUT10_WFR10_Pos   (16UL)
 
#define ADC1_FILT_OUT10_WFR10_Msk   (0x10000UL)
 
#define ADC1_FILT_OUT10_FILT_OUT_CH10_Pos   (0UL)
 
#define ADC1_FILT_OUT10_FILT_OUT_CH10_Msk   (0xfffUL)
 
#define ADC1_FILT_OUT11_OF11_Pos   (18UL)
 
#define ADC1_FILT_OUT11_OF11_Msk   (0x40000UL)
 
#define ADC1_FILT_OUT11_VF11_Pos   (17UL)
 
#define ADC1_FILT_OUT11_VF11_Msk   (0x20000UL)
 
#define ADC1_FILT_OUT11_WFR11_Pos   (16UL)
 
#define ADC1_FILT_OUT11_WFR11_Msk   (0x10000UL)
 
#define ADC1_FILT_OUT11_FILT_OUT_CH11_Pos   (0UL)
 
#define ADC1_FILT_OUT11_FILT_OUT_CH11_Msk   (0xfffUL)
 
#define ADC1_FILT_OUT12_OF12_Pos   (18UL)
 
#define ADC1_FILT_OUT12_OF12_Msk   (0x40000UL)
 
#define ADC1_FILT_OUT12_VF12_Pos   (17UL)
 
#define ADC1_FILT_OUT12_VF12_Msk   (0x20000UL)
 
#define ADC1_FILT_OUT12_WFR12_Pos   (16UL)
 
#define ADC1_FILT_OUT12_WFR12_Msk   (0x10000UL)
 
#define ADC1_FILT_OUT12_FILT_OUT_CH12_Pos   (0UL)
 
#define ADC1_FILT_OUT12_FILT_OUT_CH12_Msk   (0xfffUL)
 
#define ADC1_FILT_OUT13_OF13_Pos   (18UL)
 
#define ADC1_FILT_OUT13_OF13_Msk   (0x40000UL)
 
#define ADC1_FILT_OUT13_VF13_Pos   (17UL)
 
#define ADC1_FILT_OUT13_VF13_Msk   (0x20000UL)
 
#define ADC1_FILT_OUT13_WFR13_Pos   (16UL)
 
#define ADC1_FILT_OUT13_WFR13_Msk   (0x10000UL)
 
#define ADC1_FILT_OUT13_FILT_OUT_CH13_Pos   (0UL)
 
#define ADC1_FILT_OUT13_FILT_OUT_CH13_Msk   (0xfffUL)
 
#define ADC1_FILT_OUT2_OF2_Pos   (18UL)
 
#define ADC1_FILT_OUT2_OF2_Msk   (0x40000UL)
 
#define ADC1_FILT_OUT2_VF2_Pos   (17UL)
 
#define ADC1_FILT_OUT2_VF2_Msk   (0x20000UL)
 
#define ADC1_FILT_OUT2_WFR2_Pos   (16UL)
 
#define ADC1_FILT_OUT2_WFR2_Msk   (0x10000UL)
 
#define ADC1_FILT_OUT2_FILT_OUT_CH2_Pos   (0UL)
 
#define ADC1_FILT_OUT2_FILT_OUT_CH2_Msk   (0xfffUL)
 
#define ADC1_FILT_OUT3_OF3_Pos   (18UL)
 
#define ADC1_FILT_OUT3_OF3_Msk   (0x40000UL)
 
#define ADC1_FILT_OUT3_VF3_Pos   (17UL)
 
#define ADC1_FILT_OUT3_VF3_Msk   (0x20000UL)
 
#define ADC1_FILT_OUT3_WFR3_Pos   (16UL)
 
#define ADC1_FILT_OUT3_WFR3_Msk   (0x10000UL)
 
#define ADC1_FILT_OUT3_FILT_OUT_CH3_Pos   (0UL)
 
#define ADC1_FILT_OUT3_FILT_OUT_CH3_Msk   (0xfffUL)
 
#define ADC1_FILT_OUT4_OF4_Pos   (18UL)
 
#define ADC1_FILT_OUT4_OF4_Msk   (0x40000UL)
 
#define ADC1_FILT_OUT4_VF4_Pos   (17UL)
 
#define ADC1_FILT_OUT4_VF4_Msk   (0x20000UL)
 
#define ADC1_FILT_OUT4_WFR4_Pos   (16UL)
 
#define ADC1_FILT_OUT4_WFR4_Msk   (0x10000UL)
 
#define ADC1_FILT_OUT4_FILT_OUT_CH4_Pos   (0UL)
 
#define ADC1_FILT_OUT4_FILT_OUT_CH4_Msk   (0xfffUL)
 
#define ADC1_FILT_OUT5_OF5_Pos   (18UL)
 
#define ADC1_FILT_OUT5_OF5_Msk   (0x40000UL)
 
#define ADC1_FILT_OUT5_VF5_Pos   (17UL)
 
#define ADC1_FILT_OUT5_VF5_Msk   (0x20000UL)
 
#define ADC1_FILT_OUT5_WFR5_Pos   (16UL)
 
#define ADC1_FILT_OUT5_WFR5_Msk   (0x10000UL)
 
#define ADC1_FILT_OUT5_FILT_OUT_CH5_Pos   (0UL)
 
#define ADC1_FILT_OUT5_FILT_OUT_CH5_Msk   (0xfffUL)
 
#define ADC1_FILT_OUT6_OF6_Pos   (18UL)
 
#define ADC1_FILT_OUT6_OF6_Msk   (0x40000UL)
 
#define ADC1_FILT_OUT6_VF6_Pos   (17UL)
 
#define ADC1_FILT_OUT6_VF6_Msk   (0x20000UL)
 
#define ADC1_FILT_OUT6_WFR6_Pos   (16UL)
 
#define ADC1_FILT_OUT6_WFR6_Msk   (0x10000UL)
 
#define ADC1_FILT_OUT6_FILT_OUT_CH6_Pos   (0UL)
 
#define ADC1_FILT_OUT6_FILT_OUT_CH6_Msk   (0xfffUL)
 
#define ADC1_FILT_OUT7_OF7_Pos   (18UL)
 
#define ADC1_FILT_OUT7_OF7_Msk   (0x40000UL)
 
#define ADC1_FILT_OUT7_VF7_Pos   (17UL)
 
#define ADC1_FILT_OUT7_VF7_Msk   (0x20000UL)
 
#define ADC1_FILT_OUT7_WFR7_Pos   (16UL)
 
#define ADC1_FILT_OUT7_WFR7_Msk   (0x10000UL)
 
#define ADC1_FILT_OUT7_FILT_OUT_CH7_Pos   (0UL)
 
#define ADC1_FILT_OUT7_FILT_OUT_CH7_Msk   (0xfffUL)
 
#define ADC1_FILT_OUT8_OF8_Pos   (18UL)
 
#define ADC1_FILT_OUT8_OF8_Msk   (0x40000UL)
 
#define ADC1_FILT_OUT8_VF8_Pos   (17UL)
 
#define ADC1_FILT_OUT8_VF8_Msk   (0x20000UL)
 
#define ADC1_FILT_OUT8_WFR8_Pos   (16UL)
 
#define ADC1_FILT_OUT8_WFR8_Msk   (0x10000UL)
 
#define ADC1_FILT_OUT8_FILT_OUT_CH8_Pos   (0UL)
 
#define ADC1_FILT_OUT8_FILT_OUT_CH8_Msk   (0xfffUL)
 
#define ADC1_FILT_OUT9_OF9_Pos   (18UL)
 
#define ADC1_FILT_OUT9_OF9_Msk   (0x40000UL)
 
#define ADC1_FILT_OUT9_VF9_Pos   (17UL)
 
#define ADC1_FILT_OUT9_VF9_Msk   (0x20000UL)
 
#define ADC1_FILT_OUT9_WFR9_Pos   (16UL)
 
#define ADC1_FILT_OUT9_WFR9_Msk   (0x10000UL)
 
#define ADC1_FILT_OUT9_FILT_OUT_CH9_Pos   (0UL)
 
#define ADC1_FILT_OUT9_FILT_OUT_CH9_Msk   (0xfffUL)
 
#define ADC1_FILT_OUTEIM_OF_EIM_Pos   (18UL)
 
#define ADC1_FILT_OUTEIM_OF_EIM_Msk   (0x40000UL)
 
#define ADC1_FILT_OUTEIM_VF_EIM_Pos   (17UL)
 
#define ADC1_FILT_OUTEIM_VF_EIM_Msk   (0x20000UL)
 
#define ADC1_FILT_OUTEIM_WFR_EIM_Pos   (16UL)
 
#define ADC1_FILT_OUTEIM_WFR_EIM_Msk   (0x10000UL)
 
#define ADC1_FILT_OUTEIM_FILT_OUT_EIM_Pos   (0UL)
 
#define ADC1_FILT_OUTEIM_FILT_OUT_EIM_Msk   (0xfffUL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH7_EN_Pos   (7UL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH7_EN_Msk   (0x80UL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH6_EN_Pos   (6UL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH6_EN_Msk   (0x40UL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH5_EN_Pos   (5UL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH5_EN_Msk   (0x20UL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH4_EN_Pos   (4UL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH4_EN_Msk   (0x10UL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH3_EN_Pos   (3UL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH3_EN_Msk   (0x8UL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH2_EN_Pos   (2UL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH2_EN_Msk   (0x4UL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH1_EN_Pos   (1UL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH1_EN_Msk   (0x2UL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH0_EN_Pos   (0UL)
 
#define ADC1_FILT_UPLO_CTRL_FUL_PP_CH0_EN_Msk   (0x1UL)
 
#define ADC1_FILTCOEFF0_13_CH13_Pos   (26UL)
 
#define ADC1_FILTCOEFF0_13_CH13_Msk   (0xc000000UL)
 
#define ADC1_FILTCOEFF0_13_CH12_Pos   (24UL)
 
#define ADC1_FILTCOEFF0_13_CH12_Msk   (0x3000000UL)
 
#define ADC1_FILTCOEFF0_13_CH11_Pos   (22UL)
 
#define ADC1_FILTCOEFF0_13_CH11_Msk   (0xc00000UL)
 
#define ADC1_FILTCOEFF0_13_CH10_Pos   (20UL)
 
#define ADC1_FILTCOEFF0_13_CH10_Msk   (0x300000UL)
 
#define ADC1_FILTCOEFF0_13_CH9_Pos   (18UL)
 
#define ADC1_FILTCOEFF0_13_CH9_Msk   (0xc0000UL)
 
#define ADC1_FILTCOEFF0_13_CH8_Pos   (16UL)
 
#define ADC1_FILTCOEFF0_13_CH8_Msk   (0x30000UL)
 
#define ADC1_FILTCOEFF0_13_CH7_Pos   (14UL)
 
#define ADC1_FILTCOEFF0_13_CH7_Msk   (0xc000UL)
 
#define ADC1_FILTCOEFF0_13_CH6_Pos   (12UL)
 
#define ADC1_FILTCOEFF0_13_CH6_Msk   (0x3000UL)
 
#define ADC1_FILTCOEFF0_13_CH5_Pos   (10UL)
 
#define ADC1_FILTCOEFF0_13_CH5_Msk   (0xc00UL)
 
#define ADC1_FILTCOEFF0_13_CH4_Pos   (8UL)
 
#define ADC1_FILTCOEFF0_13_CH4_Msk   (0x300UL)
 
#define ADC1_FILTCOEFF0_13_CH3_Pos   (6UL)
 
#define ADC1_FILTCOEFF0_13_CH3_Msk   (0xc0UL)
 
#define ADC1_FILTCOEFF0_13_CH2_Pos   (4UL)
 
#define ADC1_FILTCOEFF0_13_CH2_Msk   (0x30UL)
 
#define ADC1_FILTCOEFF0_13_CH1_Pos   (2UL)
 
#define ADC1_FILTCOEFF0_13_CH1_Msk   (0xcUL)
 
#define ADC1_FILTCOEFF0_13_CH0_Pos   (0UL)
 
#define ADC1_FILTCOEFF0_13_CH0_Msk   (0x3UL)
 
#define ADC1_IRQCLR_1_DU1UP_ISC_Pos   (25UL)
 
#define ADC1_IRQCLR_1_DU1UP_ISC_Msk   (0x2000000UL)
 
#define ADC1_IRQCLR_1_DU1LO_ISC_Pos   (24UL)
 
#define ADC1_IRQCLR_1_DU1LO_ISC_Msk   (0x1000000UL)
 
#define ADC1_IRQCLR_1_ESM_ISC_Pos   (17UL)
 
#define ADC1_IRQCLR_1_ESM_ISC_Msk   (0x20000UL)
 
#define ADC1_IRQCLR_1_EIM_ISC_Pos   (16UL)
 
#define ADC1_IRQCLR_1_EIM_ISC_Msk   (0x10000UL)
 
#define ADC1_IRQCLR_1_IIR_CH13_ISC_Pos   (13UL)
 
#define ADC1_IRQCLR_1_IIR_CH13_ISC_Msk   (0x2000UL)
 
#define ADC1_IRQCLR_1_IIR_CH12_ISC_Pos   (12UL)
 
#define ADC1_IRQCLR_1_IIR_CH12_ISC_Msk   (0x1000UL)
 
#define ADC1_IRQCLR_1_IIR_CH11_ISC_Pos   (11UL)
 
#define ADC1_IRQCLR_1_IIR_CH11_ISC_Msk   (0x800UL)
 
#define ADC1_IRQCLR_1_IIR_CH10_ISC_Pos   (10UL)
 
#define ADC1_IRQCLR_1_IIR_CH10_ISC_Msk   (0x400UL)
 
#define ADC1_IRQCLR_1_IIR_CH9_ISC_Pos   (9UL)
 
#define ADC1_IRQCLR_1_IIR_CH9_ISC_Msk   (0x200UL)
 
#define ADC1_IRQCLR_1_IIR_CH8_ISC_Pos   (8UL)
 
#define ADC1_IRQCLR_1_IIR_CH8_ISC_Msk   (0x100UL)
 
#define ADC1_IRQCLR_1_IIR_CH7_ISC_Pos   (7UL)
 
#define ADC1_IRQCLR_1_IIR_CH7_ISC_Msk   (0x80UL)
 
#define ADC1_IRQCLR_1_IIR_CH6_ISC_Pos   (6UL)
 
#define ADC1_IRQCLR_1_IIR_CH6_ISC_Msk   (0x40UL)
 
#define ADC1_IRQCLR_1_IIR_CH5_ISC_Pos   (5UL)
 
#define ADC1_IRQCLR_1_IIR_CH5_ISC_Msk   (0x20UL)
 
#define ADC1_IRQCLR_1_IIR_CH4_ISC_Pos   (4UL)
 
#define ADC1_IRQCLR_1_IIR_CH4_ISC_Msk   (0x10UL)
 
#define ADC1_IRQCLR_1_IIR_CH3_ISC_Pos   (3UL)
 
#define ADC1_IRQCLR_1_IIR_CH3_ISC_Msk   (0x8UL)
 
#define ADC1_IRQCLR_1_IIR_CH2_ISC_Pos   (2UL)
 
#define ADC1_IRQCLR_1_IIR_CH2_ISC_Msk   (0x4UL)
 
#define ADC1_IRQCLR_1_VS_ISC_Pos   (1UL)
 
#define ADC1_IRQCLR_1_VS_ISC_Msk   (0x2UL)
 
#define ADC1_IRQCLR_1_IIR_CH0_ISC_Pos   (0UL)
 
#define ADC1_IRQCLR_1_IIR_CH0_ISC_Msk   (0x1UL)
 
#define ADC1_IRQCLR_2_PP_CH7_UP_ISC_Pos   (23UL)
 
#define ADC1_IRQCLR_2_PP_CH7_UP_ISC_Msk   (0x800000UL)
 
#define ADC1_IRQCLR_2_PP_CH6_UP_ISC_Pos   (22UL)
 
#define ADC1_IRQCLR_2_PP_CH6_UP_ISC_Msk   (0x400000UL)
 
#define ADC1_IRQCLR_2_PP_CH5_UP_ISC_Pos   (21UL)
 
#define ADC1_IRQCLR_2_PP_CH5_UP_ISC_Msk   (0x200000UL)
 
#define ADC1_IRQCLR_2_PP_CH4_UP_ISC_Pos   (20UL)
 
#define ADC1_IRQCLR_2_PP_CH4_UP_ISC_Msk   (0x100000UL)
 
#define ADC1_IRQCLR_2_PP_CH3_UP_ISC_Pos   (19UL)
 
#define ADC1_IRQCLR_2_PP_CH3_UP_ISC_Msk   (0x80000UL)
 
#define ADC1_IRQCLR_2_PP_CH2_UP_ISC_Pos   (18UL)
 
#define ADC1_IRQCLR_2_PP_CH2_UP_ISC_Msk   (0x40000UL)
 
#define ADC1_IRQCLR_2_VS_UP_ISC_Pos   (17UL)
 
#define ADC1_IRQCLR_2_VS_UP_ISC_Msk   (0x20000UL)
 
#define ADC1_IRQCLR_2_PP_CH0_UP_ISC_Pos   (16UL)
 
#define ADC1_IRQCLR_2_PP_CH0_UP_ISC_Msk   (0x10000UL)
 
#define ADC1_IRQCLR_2_PP_CH7_LO_ISC_Pos   (7UL)
 
#define ADC1_IRQCLR_2_PP_CH7_LO_ISC_Msk   (0x80UL)
 
#define ADC1_IRQCLR_2_PP_CH6_LO_ISC_Pos   (6UL)
 
#define ADC1_IRQCLR_2_PP_CH6_LO_ISC_Msk   (0x40UL)
 
#define ADC1_IRQCLR_2_PP_CH5_LO_ISC_Pos   (5UL)
 
#define ADC1_IRQCLR_2_PP_CH5_LO_ISC_Msk   (0x20UL)
 
#define ADC1_IRQCLR_2_PP_CH4_LO_ISC_Pos   (4UL)
 
#define ADC1_IRQCLR_2_PP_CH4_LO_ISC_Msk   (0x10UL)
 
#define ADC1_IRQCLR_2_PP_CH3_LO_ISC_Pos   (3UL)
 
#define ADC1_IRQCLR_2_PP_CH3_LO_ISC_Msk   (0x8UL)
 
#define ADC1_IRQCLR_2_PP_CH2_LO_ISC_Pos   (2UL)
 
#define ADC1_IRQCLR_2_PP_CH2_LO_ISC_Msk   (0x4UL)
 
#define ADC1_IRQCLR_2_VS_LO_ISC_Pos   (1UL)
 
#define ADC1_IRQCLR_2_VS_LO_ISC_Msk   (0x2UL)
 
#define ADC1_IRQCLR_2_PP_CH0_LO_ISC_Pos   (0UL)
 
#define ADC1_IRQCLR_2_PP_CH0_LO_ISC_Msk   (0x1UL)
 
#define ADC1_IRQEN_1_DU1UP_IEN_Pos   (25UL)
 
#define ADC1_IRQEN_1_DU1UP_IEN_Msk   (0x2000000UL)
 
#define ADC1_IRQEN_1_DU1LO_IEN_Pos   (24UL)
 
#define ADC1_IRQEN_1_DU1LO_IEN_Msk   (0x1000000UL)
 
#define ADC1_IRQEN_1_ESM_IEN_Pos   (17UL)
 
#define ADC1_IRQEN_1_ESM_IEN_Msk   (0x20000UL)
 
#define ADC1_IRQEN_1_EIM_IEN_Pos   (16UL)
 
#define ADC1_IRQEN_1_EIM_IEN_Msk   (0x10000UL)
 
#define ADC1_IRQEN_1_IIR_CH13_IEN_Pos   (13UL)
 
#define ADC1_IRQEN_1_IIR_CH13_IEN_Msk   (0x2000UL)
 
#define ADC1_IRQEN_1_IIR_CH12_IEN_Pos   (12UL)
 
#define ADC1_IRQEN_1_IIR_CH12_IEN_Msk   (0x1000UL)
 
#define ADC1_IRQEN_1_IIR_CH11_IEN_Pos   (11UL)
 
#define ADC1_IRQEN_1_IIR_CH11_IEN_Msk   (0x800UL)
 
#define ADC1_IRQEN_1_IIR_CH10_IEN_Pos   (10UL)
 
#define ADC1_IRQEN_1_IIR_CH10_IEN_Msk   (0x400UL)
 
#define ADC1_IRQEN_1_IIR_CH9_IEN_Pos   (9UL)
 
#define ADC1_IRQEN_1_IIR_CH9_IEN_Msk   (0x200UL)
 
#define ADC1_IRQEN_1_IIR_CH8_IEN_Pos   (8UL)
 
#define ADC1_IRQEN_1_IIR_CH8_IEN_Msk   (0x100UL)
 
#define ADC1_IRQEN_1_IIR_CH7_IEN_Pos   (7UL)
 
#define ADC1_IRQEN_1_IIR_CH7_IEN_Msk   (0x80UL)
 
#define ADC1_IRQEN_1_IIR_CH6_IEN_Pos   (6UL)
 
#define ADC1_IRQEN_1_IIR_CH6_IEN_Msk   (0x40UL)
 
#define ADC1_IRQEN_1_IIR_CH5_IEN_Pos   (5UL)
 
#define ADC1_IRQEN_1_IIR_CH5_IEN_Msk   (0x20UL)
 
#define ADC1_IRQEN_1_IIR_CH4_IEN_Pos   (4UL)
 
#define ADC1_IRQEN_1_IIR_CH4_IEN_Msk   (0x10UL)
 
#define ADC1_IRQEN_1_IIR_CH3_IEN_Pos   (3UL)
 
#define ADC1_IRQEN_1_IIR_CH3_IEN_Msk   (0x8UL)
 
#define ADC1_IRQEN_1_IIR_CH2_IEN_Pos   (2UL)
 
#define ADC1_IRQEN_1_IIR_CH2_IEN_Msk   (0x4UL)
 
#define ADC1_IRQEN_1_VS_IEN_Pos   (1UL)
 
#define ADC1_IRQEN_1_VS_IEN_Msk   (0x2UL)
 
#define ADC1_IRQEN_1_IIR_CH0_IEN_Pos   (0UL)
 
#define ADC1_IRQEN_1_IIR_CH0_IEN_Msk   (0x1UL)
 
#define ADC1_IRQEN_2_PP_CH7_UP_IEN_Pos   (23UL)
 
#define ADC1_IRQEN_2_PP_CH7_UP_IEN_Msk   (0x800000UL)
 
#define ADC1_IRQEN_2_PP_CH6_UP_IEN_Pos   (22UL)
 
#define ADC1_IRQEN_2_PP_CH6_UP_IEN_Msk   (0x400000UL)
 
#define ADC1_IRQEN_2_PP_CH5_UP_IEN_Pos   (21UL)
 
#define ADC1_IRQEN_2_PP_CH5_UP_IEN_Msk   (0x200000UL)
 
#define ADC1_IRQEN_2_PP_CH4_UP_IEN_Pos   (20UL)
 
#define ADC1_IRQEN_2_PP_CH4_UP_IEN_Msk   (0x100000UL)
 
#define ADC1_IRQEN_2_PP_CH3_UP_IEN_Pos   (19UL)
 
#define ADC1_IRQEN_2_PP_CH3_UP_IEN_Msk   (0x80000UL)
 
#define ADC1_IRQEN_2_PP_CH2_UP_IEN_Pos   (18UL)
 
#define ADC1_IRQEN_2_PP_CH2_UP_IEN_Msk   (0x40000UL)
 
#define ADC1_IRQEN_2_VS_UP_IEN_Pos   (17UL)
 
#define ADC1_IRQEN_2_VS_UP_IEN_Msk   (0x20000UL)
 
#define ADC1_IRQEN_2_PP_CH0_UP_IEN_Pos   (16UL)
 
#define ADC1_IRQEN_2_PP_CH0_UP_IEN_Msk   (0x10000UL)
 
#define ADC1_IRQEN_2_PP_CH7_LO_IEN_Pos   (7UL)
 
#define ADC1_IRQEN_2_PP_CH7_LO_IEN_Msk   (0x80UL)
 
#define ADC1_IRQEN_2_PP_CH6_LO_IEN_Pos   (6UL)
 
#define ADC1_IRQEN_2_PP_CH6_LO_IEN_Msk   (0x40UL)
 
#define ADC1_IRQEN_2_PP_CH5_LO_IEN_Pos   (5UL)
 
#define ADC1_IRQEN_2_PP_CH5_LO_IEN_Msk   (0x20UL)
 
#define ADC1_IRQEN_2_PP_CH4_LO_IEN_Pos   (4UL)
 
#define ADC1_IRQEN_2_PP_CH4_LO_IEN_Msk   (0x10UL)
 
#define ADC1_IRQEN_2_PP_CH3_LO_IEN_Pos   (3UL)
 
#define ADC1_IRQEN_2_PP_CH3_LO_IEN_Msk   (0x8UL)
 
#define ADC1_IRQEN_2_PP_CH2_LO_IEN_Pos   (2UL)
 
#define ADC1_IRQEN_2_PP_CH2_LO_IEN_Msk   (0x4UL)
 
#define ADC1_IRQEN_2_VS_LO_IEN_Pos   (1UL)
 
#define ADC1_IRQEN_2_VS_LO_IEN_Msk   (0x2UL)
 
#define ADC1_IRQEN_2_PP_CH0_LO_IEN_Pos   (0UL)
 
#define ADC1_IRQEN_2_PP_CH0_LO_IEN_Msk   (0x1UL)
 
#define ADC1_IRQS_1_DU1UP_IS_Pos   (25UL)
 
#define ADC1_IRQS_1_DU1UP_IS_Msk   (0x2000000UL)
 
#define ADC1_IRQS_1_DU1LO_IS_Pos   (24UL)
 
#define ADC1_IRQS_1_DU1LO_IS_Msk   (0x1000000UL)
 
#define ADC1_IRQS_1_ESM_IS_Pos   (17UL)
 
#define ADC1_IRQS_1_ESM_IS_Msk   (0x20000UL)
 
#define ADC1_IRQS_1_EIM_IS_Pos   (16UL)
 
#define ADC1_IRQS_1_EIM_IS_Msk   (0x10000UL)
 
#define ADC1_IRQS_1_IIR_CH13_IS_Pos   (13UL)
 
#define ADC1_IRQS_1_IIR_CH13_IS_Msk   (0x2000UL)
 
#define ADC1_IRQS_1_IIR_CH12_IS_Pos   (12UL)
 
#define ADC1_IRQS_1_IIR_CH12_IS_Msk   (0x1000UL)
 
#define ADC1_IRQS_1_IIR_CH11_IS_Pos   (11UL)
 
#define ADC1_IRQS_1_IIR_CH11_IS_Msk   (0x800UL)
 
#define ADC1_IRQS_1_IIR_CH10_IS_Pos   (10UL)
 
#define ADC1_IRQS_1_IIR_CH10_IS_Msk   (0x400UL)
 
#define ADC1_IRQS_1_IIR_CH9_IS_Pos   (9UL)
 
#define ADC1_IRQS_1_IIR_CH9_IS_Msk   (0x200UL)
 
#define ADC1_IRQS_1_IIR_CH8_IS_Pos   (8UL)
 
#define ADC1_IRQS_1_IIR_CH8_IS_Msk   (0x100UL)
 
#define ADC1_IRQS_1_IIR_CH7_IS_Pos   (7UL)
 
#define ADC1_IRQS_1_IIR_CH7_IS_Msk   (0x80UL)
 
#define ADC1_IRQS_1_IIR_CH6_IS_Pos   (6UL)
 
#define ADC1_IRQS_1_IIR_CH6_IS_Msk   (0x40UL)
 
#define ADC1_IRQS_1_IIR_CH5_IS_Pos   (5UL)
 
#define ADC1_IRQS_1_IIR_CH5_IS_Msk   (0x20UL)
 
#define ADC1_IRQS_1_IIR_CH4_IS_Pos   (4UL)
 
#define ADC1_IRQS_1_IIR_CH4_IS_Msk   (0x10UL)
 
#define ADC1_IRQS_1_IIR_CH3_IS_Pos   (3UL)
 
#define ADC1_IRQS_1_IIR_CH3_IS_Msk   (0x8UL)
 
#define ADC1_IRQS_1_IIR_CH2_IS_Pos   (2UL)
 
#define ADC1_IRQS_1_IIR_CH2_IS_Msk   (0x4UL)
 
#define ADC1_IRQS_1_VS_IS_Pos   (1UL)
 
#define ADC1_IRQS_1_VS_IS_Msk   (0x2UL)
 
#define ADC1_IRQS_1_IIR_CH0_IS_Pos   (0UL)
 
#define ADC1_IRQS_1_IIR_CH0_IS_Msk   (0x1UL)
 
#define ADC1_IRQS_2_PP_CH7_UP_IS_Pos   (23UL)
 
#define ADC1_IRQS_2_PP_CH7_UP_IS_Msk   (0x800000UL)
 
#define ADC1_IRQS_2_PP_CH6_UP_IS_Pos   (22UL)
 
#define ADC1_IRQS_2_PP_CH6_UP_IS_Msk   (0x400000UL)
 
#define ADC1_IRQS_2_PP_CH5_UP_IS_Pos   (21UL)
 
#define ADC1_IRQS_2_PP_CH5_UP_IS_Msk   (0x200000UL)
 
#define ADC1_IRQS_2_PP_CH4_UP_IS_Pos   (20UL)
 
#define ADC1_IRQS_2_PP_CH4_UP_IS_Msk   (0x100000UL)
 
#define ADC1_IRQS_2_PP_CH3_UP_IS_Pos   (19UL)
 
#define ADC1_IRQS_2_PP_CH3_UP_IS_Msk   (0x80000UL)
 
#define ADC1_IRQS_2_PP_CH2_UP_IS_Pos   (18UL)
 
#define ADC1_IRQS_2_PP_CH2_UP_IS_Msk   (0x40000UL)
 
#define ADC1_IRQS_2_VS_UP_IS_Pos   (17UL)
 
#define ADC1_IRQS_2_VS_UP_IS_Msk   (0x20000UL)
 
#define ADC1_IRQS_2_PP_CH0_UP_IS_Pos   (16UL)
 
#define ADC1_IRQS_2_PP_CH0_UP_IS_Msk   (0x10000UL)
 
#define ADC1_IRQS_2_PP_CH7_LO_IS_Pos   (7UL)
 
#define ADC1_IRQS_2_PP_CH7_LO_IS_Msk   (0x80UL)
 
#define ADC1_IRQS_2_PP_CH6_LO_IS_Pos   (6UL)
 
#define ADC1_IRQS_2_PP_CH6_LO_IS_Msk   (0x40UL)
 
#define ADC1_IRQS_2_PP_CH5_LO_IS_Pos   (5UL)
 
#define ADC1_IRQS_2_PP_CH5_LO_IS_Msk   (0x20UL)
 
#define ADC1_IRQS_2_PP_CH4_LO_IS_Pos   (4UL)
 
#define ADC1_IRQS_2_PP_CH4_LO_IS_Msk   (0x10UL)
 
#define ADC1_IRQS_2_PP_CH3_LO_IS_Pos   (3UL)
 
#define ADC1_IRQS_2_PP_CH3_LO_IS_Msk   (0x8UL)
 
#define ADC1_IRQS_2_PP_CH2_LO_IS_Pos   (2UL)
 
#define ADC1_IRQS_2_PP_CH2_LO_IS_Msk   (0x4UL)
 
#define ADC1_IRQS_2_VS_LO_IS_Pos   (1UL)
 
#define ADC1_IRQS_2_VS_LO_IS_Msk   (0x2UL)
 
#define ADC1_IRQS_2_PP_CH0_LO_IS_Pos   (0UL)
 
#define ADC1_IRQS_2_PP_CH0_LO_IS_Msk   (0x1UL)
 
#define ADC1_MAX_TIME_MAX_TIME_Pos   (0UL)
 
#define ADC1_MAX_TIME_MAX_TIME_Msk   (0xffUL)
 
#define ADC1_MMODE0_7_MMODE_D1_Pos   (24UL)
 
#define ADC1_MMODE0_7_MMODE_D1_Msk   (0x3000000UL)
 
#define ADC1_MMODE0_7_MMODE_7_Pos   (14UL)
 
#define ADC1_MMODE0_7_MMODE_7_Msk   (0xc000UL)
 
#define ADC1_MMODE0_7_MMODE_6_Pos   (12UL)
 
#define ADC1_MMODE0_7_MMODE_6_Msk   (0x3000UL)
 
#define ADC1_MMODE0_7_MMODE_5_Pos   (10UL)
 
#define ADC1_MMODE0_7_MMODE_5_Msk   (0xc00UL)
 
#define ADC1_MMODE0_7_MMODE_4_Pos   (8UL)
 
#define ADC1_MMODE0_7_MMODE_4_Msk   (0x300UL)
 
#define ADC1_MMODE0_7_MMODE_3_Pos   (6UL)
 
#define ADC1_MMODE0_7_MMODE_3_Msk   (0xc0UL)
 
#define ADC1_MMODE0_7_MMODE_2_Pos   (4UL)
 
#define ADC1_MMODE0_7_MMODE_2_Msk   (0x30UL)
 
#define ADC1_MMODE0_7_MMODE_1_Pos   (2UL)
 
#define ADC1_MMODE0_7_MMODE_1_Msk   (0xcUL)
 
#define ADC1_MMODE0_7_MMODE_0_Pos   (0UL)
 
#define ADC1_MMODE0_7_MMODE_0_Msk   (0x3UL)
 
#define ADC1_OFFSETCALIB_OFFSET_DAC_Pos   (8UL)
 
#define ADC1_OFFSETCALIB_OFFSET_DAC_Msk   (0x1f00UL)
 
#define ADC1_OFFSETCALIB_OFFSET_SHIFT_Pos   (0UL)
 
#define ADC1_OFFSETCALIB_OFFSET_SHIFT_Msk   (0x7UL)
 
#define ADC1_PP_MAP0_3_EN_PP_MAP3_Pos   (31UL)
 
#define ADC1_PP_MAP0_3_EN_PP_MAP3_Msk   (0x80000000UL)
 
#define ADC1_PP_MAP0_3_RESET_PP_MAP3_Pos   (30UL)
 
#define ADC1_PP_MAP0_3_RESET_PP_MAP3_Msk   (0x40000000UL)
 
#define ADC1_PP_MAP0_3_PP_MAP3_Pos   (24UL)
 
#define ADC1_PP_MAP0_3_PP_MAP3_Msk   (0xf000000UL)
 
#define ADC1_PP_MAP0_3_EN_PP_MAP2_Pos   (23UL)
 
#define ADC1_PP_MAP0_3_EN_PP_MAP2_Msk   (0x800000UL)
 
#define ADC1_PP_MAP0_3_RESET_PP_MAP2_Pos   (22UL)
 
#define ADC1_PP_MAP0_3_RESET_PP_MAP2_Msk   (0x400000UL)
 
#define ADC1_PP_MAP0_3_PP_MAP2_Pos   (16UL)
 
#define ADC1_PP_MAP0_3_PP_MAP2_Msk   (0xf0000UL)
 
#define ADC1_PP_MAP0_3_EN_PP_MAP1_Pos   (15UL)
 
#define ADC1_PP_MAP0_3_EN_PP_MAP1_Msk   (0x8000UL)
 
#define ADC1_PP_MAP0_3_RESET_PP_MAP1_Pos   (14UL)
 
#define ADC1_PP_MAP0_3_RESET_PP_MAP1_Msk   (0x4000UL)
 
#define ADC1_PP_MAP0_3_EN_PP_MAP0_Pos   (7UL)
 
#define ADC1_PP_MAP0_3_EN_PP_MAP0_Msk   (0x80UL)
 
#define ADC1_PP_MAP0_3_RESET_PP_MAP0_Pos   (6UL)
 
#define ADC1_PP_MAP0_3_RESET_PP_MAP0_Msk   (0x40UL)
 
#define ADC1_PP_MAP4_7_EN_PP_MAP7_Pos   (31UL)
 
#define ADC1_PP_MAP4_7_EN_PP_MAP7_Msk   (0x80000000UL)
 
#define ADC1_PP_MAP4_7_RESET_PP_MAP7_Pos   (30UL)
 
#define ADC1_PP_MAP4_7_RESET_PP_MAP7_Msk   (0x40000000UL)
 
#define ADC1_PP_MAP4_7_PP_MAP7_Pos   (24UL)
 
#define ADC1_PP_MAP4_7_PP_MAP7_Msk   (0xf000000UL)
 
#define ADC1_PP_MAP4_7_EN_PP_MAP6_Pos   (23UL)
 
#define ADC1_PP_MAP4_7_EN_PP_MAP6_Msk   (0x800000UL)
 
#define ADC1_PP_MAP4_7_RESET_PP_MAP6_Pos   (22UL)
 
#define ADC1_PP_MAP4_7_RESET_PP_MAP6_Msk   (0x400000UL)
 
#define ADC1_PP_MAP4_7_PP_MAP6_Pos   (16UL)
 
#define ADC1_PP_MAP4_7_PP_MAP6_Msk   (0xf0000UL)
 
#define ADC1_PP_MAP4_7_EN_PP_MAP5_Pos   (15UL)
 
#define ADC1_PP_MAP4_7_EN_PP_MAP5_Msk   (0x8000UL)
 
#define ADC1_PP_MAP4_7_RESET_PP_MAP5_Pos   (14UL)
 
#define ADC1_PP_MAP4_7_RESET_PP_MAP5_Msk   (0x4000UL)
 
#define ADC1_PP_MAP4_7_PP_MAP5_Pos   (8UL)
 
#define ADC1_PP_MAP4_7_PP_MAP5_Msk   (0xf00UL)
 
#define ADC1_PP_MAP4_7_EN_PP_MAP4_Pos   (7UL)
 
#define ADC1_PP_MAP4_7_EN_PP_MAP4_Msk   (0x80UL)
 
#define ADC1_PP_MAP4_7_RESET_PP_MAP4_Pos   (6UL)
 
#define ADC1_PP_MAP4_7_RESET_PP_MAP4_Msk   (0x40UL)
 
#define ADC1_PP_MAP4_7_PP_MAP4_Pos   (0UL)
 
#define ADC1_PP_MAP4_7_PP_MAP4_Msk   (0xfUL)
 
#define ADC1_SQ0_1_SQ1_Pos   (16UL)
 
#define ADC1_SQ0_1_SQ1_Msk   (0x3fff0000UL)
 
#define ADC1_SQ0_1_SQ0_Pos   (0UL)
 
#define ADC1_SQ0_1_SQ0_Msk   (0x3fffUL)
 
#define ADC1_SQ10_11_SQ11_Pos   (16UL)
 
#define ADC1_SQ10_11_SQ11_Msk   (0x3fff0000UL)
 
#define ADC1_SQ10_11_SQ10_Pos   (0UL)
 
#define ADC1_SQ10_11_SQ10_Msk   (0x3fffUL)
 
#define ADC1_SQ12_13_SQ13_Pos   (16UL)
 
#define ADC1_SQ12_13_SQ13_Msk   (0x3fff0000UL)
 
#define ADC1_SQ12_13_SQ12_Pos   (0UL)
 
#define ADC1_SQ12_13_SQ12_Msk   (0x3fffUL)
 
#define ADC1_SQ2_3_SQ3_Pos   (16UL)
 
#define ADC1_SQ2_3_SQ3_Msk   (0x3fff0000UL)
 
#define ADC1_SQ2_3_SQ2_Pos   (0UL)
 
#define ADC1_SQ2_3_SQ2_Msk   (0x3fffUL)
 
#define ADC1_SQ4_5_SQ5_Pos   (16UL)
 
#define ADC1_SQ4_5_SQ5_Msk   (0x3fff0000UL)
 
#define ADC1_SQ4_5_SQ4_Pos   (0UL)
 
#define ADC1_SQ4_5_SQ4_Msk   (0x3fffUL)
 
#define ADC1_SQ6_7_SQ7_Pos   (16UL)
 
#define ADC1_SQ6_7_SQ7_Msk   (0x3fff0000UL)
 
#define ADC1_SQ6_7_SQ6_Pos   (0UL)
 
#define ADC1_SQ6_7_SQ6_Msk   (0x3fffUL)
 
#define ADC1_SQ8_9_SQ9_Pos   (16UL)
 
#define ADC1_SQ8_9_SQ9_Msk   (0x3fff0000UL)
 
#define ADC1_SQ8_9_SQ8_Pos   (0UL)
 
#define ADC1_SQ8_9_SQ8_Msk   (0x3fffUL)
 
#define ADC1_SQ_CH_MAP_SQ_CH12_MAP_Pos   (12UL)
 
#define ADC1_SQ_CH_MAP_SQ_CH12_MAP_Msk   (0x1000UL)
 
#define ADC1_SQ_CH_MAP_SQ_CH6_MAP_Pos   (6UL)
 
#define ADC1_SQ_CH_MAP_SQ_CH6_MAP_Msk   (0x40UL)
 
#define ADC1_SQ_CH_MAP_SQ_CH5_MAP_Pos   (5UL)
 
#define ADC1_SQ_CH_MAP_SQ_CH5_MAP_Msk   (0x20UL)
 
#define ADC1_SQ_FB_CHx_Pos   (16UL)
 
#define ADC1_SQ_FB_CHx_Msk   (0xf0000UL)
 
#define ADC1_SQ_FB_SQx_Pos   (11UL)
 
#define ADC1_SQ_FB_SQx_Msk   (0x7800UL)
 
#define ADC1_SQ_FB_ESM_ACTIVE_Pos   (10UL)
 
#define ADC1_SQ_FB_ESM_ACTIVE_Msk   (0x400UL)
 
#define ADC1_SQ_FB_EIM_ACTIVE_Pos   (9UL)
 
#define ADC1_SQ_FB_EIM_ACTIVE_Msk   (0x200UL)
 
#define ADC1_SQ_FB_SQ_STOP_Pos   (8UL)
 
#define ADC1_SQ_FB_SQ_STOP_Msk   (0x100UL)
 
#define ADC1_SQ_FB_SQ_FB_Pos   (0UL)
 
#define ADC1_SQ_FB_SQ_FB_Msk   (0x1fUL)
 
#define ADC1_STATUS_SD_FEEDB_ON_Pos   (31UL)
 
#define ADC1_STATUS_SD_FEEDB_ON_Msk   (0x80000000UL)
 
#define ADC1_STATUS_SOC_JITTER_Pos   (16UL)
 
#define ADC1_STATUS_SOC_JITTER_Msk   (0x30000UL)
 
#define ADC1_STATUS_DAC_IN_Pos   (0UL)
 
#define ADC1_STATUS_DAC_IN_Msk   (0x7UL)
 
#define ADC1_STS_1_DU1UP_STS_Pos   (25UL)
 
#define ADC1_STS_1_DU1UP_STS_Msk   (0x2000000UL)
 
#define ADC1_STS_1_DU1LO_STS_Pos   (24UL)
 
#define ADC1_STS_1_DU1LO_STS_Msk   (0x1000000UL)
 
#define ADC1_STS_2_PP_CH7_UP_STS_Pos   (23UL)
 
#define ADC1_STS_2_PP_CH7_UP_STS_Msk   (0x800000UL)
 
#define ADC1_STS_2_PP_CH6_UP_STS_Pos   (22UL)
 
#define ADC1_STS_2_PP_CH6_UP_STS_Msk   (0x400000UL)
 
#define ADC1_STS_2_PP_CH5_UP_STS_Pos   (21UL)
 
#define ADC1_STS_2_PP_CH5_UP_STS_Msk   (0x200000UL)
 
#define ADC1_STS_2_PP_CH4_UP_STS_Pos   (20UL)
 
#define ADC1_STS_2_PP_CH4_UP_STS_Msk   (0x100000UL)
 
#define ADC1_STS_2_PP_CH3_UP_STS_Pos   (19UL)
 
#define ADC1_STS_2_PP_CH3_UP_STS_Msk   (0x80000UL)
 
#define ADC1_STS_2_PP_CH2_UP_STS_Pos   (18UL)
 
#define ADC1_STS_2_PP_CH2_UP_STS_Msk   (0x40000UL)
 
#define ADC1_STS_2_VS_UP_STS_Pos   (17UL)
 
#define ADC1_STS_2_VS_UP_STS_Msk   (0x20000UL)
 
#define ADC1_STS_2_PP_CH0_UP_STS_Pos   (16UL)
 
#define ADC1_STS_2_PP_CH0_UP_STS_Msk   (0x10000UL)
 
#define ADC1_STS_2_PP_CH7_LO_STS_Pos   (7UL)
 
#define ADC1_STS_2_PP_CH7_LO_STS_Msk   (0x80UL)
 
#define ADC1_STS_2_PP_CH6_LO_STS_Pos   (6UL)
 
#define ADC1_STS_2_PP_CH6_LO_STS_Msk   (0x40UL)
 
#define ADC1_STS_2_PP_CH5_LO_STS_Pos   (5UL)
 
#define ADC1_STS_2_PP_CH5_LO_STS_Msk   (0x20UL)
 
#define ADC1_STS_2_PP_CH4_LO_STS_Pos   (4UL)
 
#define ADC1_STS_2_PP_CH4_LO_STS_Msk   (0x10UL)
 
#define ADC1_STS_2_PP_CH3_LO_STS_Pos   (3UL)
 
#define ADC1_STS_2_PP_CH3_LO_STS_Msk   (0x8UL)
 
#define ADC1_STS_2_PP_CH2_LO_STS_Pos   (2UL)
 
#define ADC1_STS_2_PP_CH2_LO_STS_Msk   (0x4UL)
 
#define ADC1_STS_2_VS_LO_STS_Pos   (1UL)
 
#define ADC1_STS_2_VS_LO_STS_Msk   (0x2UL)
 
#define ADC1_STS_2_PP_CH0_LO_STS_Pos   (0UL)
 
#define ADC1_STS_2_PP_CH0_LO_STS_Msk   (0x1UL)
 
#define ADC1_STSCLR_1_DU1UP_SC_Pos   (25UL)
 
#define ADC1_STSCLR_1_DU1UP_SC_Msk   (0x2000000UL)
 
#define ADC1_STSCLR_1_DU1LO_SC_Pos   (24UL)
 
#define ADC1_STSCLR_1_DU1LO_SC_Msk   (0x1000000UL)
 
#define ADC1_TH0_3_LOWER_PP_CH3_LOW_Pos   (24UL)
 
#define ADC1_TH0_3_LOWER_PP_CH3_LOW_Msk   (0xff000000UL)
 
#define ADC1_TH0_3_LOWER_PP_CH2_LOW_Pos   (16UL)
 
#define ADC1_TH0_3_LOWER_PP_CH2_LOW_Msk   (0xff0000UL)
 
#define ADC1_TH0_3_LOWER_PP_CH1_LOW_Pos   (8UL)
 
#define ADC1_TH0_3_LOWER_PP_CH1_LOW_Msk   (0xff00UL)
 
#define ADC1_TH0_3_LOWER_PP_CH0_LOW_Pos   (0UL)
 
#define ADC1_TH0_3_LOWER_PP_CH0_LOW_Msk   (0xffUL)
 
#define ADC1_TH0_3_UPPER_PP_CH3_UP_Pos   (24UL)
 
#define ADC1_TH0_3_UPPER_PP_CH3_UP_Msk   (0xff000000UL)
 
#define ADC1_TH0_3_UPPER_PP_CH2_UP_Pos   (16UL)
 
#define ADC1_TH0_3_UPPER_PP_CH2_UP_Msk   (0xff0000UL)
 
#define ADC1_TH0_3_UPPER_PP_CH1_UP_Pos   (8UL)
 
#define ADC1_TH0_3_UPPER_PP_CH1_UP_Msk   (0xff00UL)
 
#define ADC1_TH0_3_UPPER_PP_CH0_UP_Pos   (0UL)
 
#define ADC1_TH0_3_UPPER_PP_CH0_UP_Msk   (0xffUL)
 
#define ADC1_TH4_7_LOWER_PP_CH7_LOW_Pos   (24UL)
 
#define ADC1_TH4_7_LOWER_PP_CH7_LOW_Msk   (0xff000000UL)
 
#define ADC1_TH4_7_LOWER_PP_CH6_LOW_Pos   (16UL)
 
#define ADC1_TH4_7_LOWER_PP_CH6_LOW_Msk   (0xff0000UL)
 
#define ADC1_TH4_7_LOWER_PP_CH5_LOW_Pos   (8UL)
 
#define ADC1_TH4_7_LOWER_PP_CH5_LOW_Msk   (0xff00UL)
 
#define ADC1_TH4_7_LOWER_PP_CH4_LOW_Pos   (0UL)
 
#define ADC1_TH4_7_LOWER_PP_CH4_LOW_Msk   (0xffUL)
 
#define ADC1_TH4_7_UPPER_PP_CH7_UP_Pos   (24UL)
 
#define ADC1_TH4_7_UPPER_PP_CH7_UP_Msk   (0xff000000UL)
 
#define ADC1_TH4_7_UPPER_PP_CH6_UP_Pos   (16UL)
 
#define ADC1_TH4_7_UPPER_PP_CH6_UP_Msk   (0xff0000UL)
 
#define ADC1_TH4_7_UPPER_PP_CH5_UP_Pos   (8UL)
 
#define ADC1_TH4_7_UPPER_PP_CH5_UP_Msk   (0xff00UL)
 
#define ADC1_TH4_7_UPPER_PP_CH4_UP_Pos   (0UL)
 
#define ADC1_TH4_7_UPPER_PP_CH4_UP_Msk   (0xffUL)
 
#define ADC2_CAL_CH0_1_GAIN_CH1_Pos   (24UL)
 
#define ADC2_CAL_CH0_1_GAIN_CH1_Msk   (0xff000000UL)
 
#define ADC2_CAL_CH0_1_OFFS_CH1_Pos   (16UL)
 
#define ADC2_CAL_CH0_1_OFFS_CH1_Msk   (0x1f0000UL)
 
#define ADC2_CAL_CH0_1_GAIN_CH0_Pos   (8UL)
 
#define ADC2_CAL_CH0_1_GAIN_CH0_Msk   (0xff00UL)
 
#define ADC2_CAL_CH0_1_OFFS_CH0_Pos   (0UL)
 
#define ADC2_CAL_CH0_1_OFFS_CH0_Msk   (0x1fUL)
 
#define ADC2_CAL_CH2_3_GAIN_CH3_Pos   (24UL)
 
#define ADC2_CAL_CH2_3_GAIN_CH3_Msk   (0xff000000UL)
 
#define ADC2_CAL_CH2_3_OFFS_CH3_Pos   (16UL)
 
#define ADC2_CAL_CH2_3_OFFS_CH3_Msk   (0x1f0000UL)
 
#define ADC2_CAL_CH2_3_GAIN_CH2_Pos   (8UL)
 
#define ADC2_CAL_CH2_3_GAIN_CH2_Msk   (0xff00UL)
 
#define ADC2_CAL_CH2_3_OFFS_CH2_Pos   (0UL)
 
#define ADC2_CAL_CH2_3_OFFS_CH2_Msk   (0x1fUL)
 
#define ADC2_CAL_CH4_5_GAIN_CH5_Pos   (24UL)
 
#define ADC2_CAL_CH4_5_GAIN_CH5_Msk   (0xff000000UL)
 
#define ADC2_CAL_CH4_5_OFFS_CH5_Pos   (16UL)
 
#define ADC2_CAL_CH4_5_OFFS_CH5_Msk   (0x1f0000UL)
 
#define ADC2_CAL_CH4_5_GAIN_CH4_Pos   (8UL)
 
#define ADC2_CAL_CH4_5_GAIN_CH4_Msk   (0xff00UL)
 
#define ADC2_CAL_CH4_5_OFFS_CH4_Pos   (0UL)
 
#define ADC2_CAL_CH4_5_OFFS_CH4_Msk   (0x1fUL)
 
#define ADC2_CAL_CH6_7_GAIN_CH7_Pos   (24UL)
 
#define ADC2_CAL_CH6_7_GAIN_CH7_Msk   (0xff000000UL)
 
#define ADC2_CAL_CH6_7_OFFS_CH7_Pos   (16UL)
 
#define ADC2_CAL_CH6_7_OFFS_CH7_Msk   (0x1f0000UL)
 
#define ADC2_CAL_CH6_7_GAIN_CH6_Pos   (8UL)
 
#define ADC2_CAL_CH6_7_GAIN_CH6_Msk   (0xff00UL)
 
#define ADC2_CAL_CH6_7_OFFS_CH6_Pos   (0UL)
 
#define ADC2_CAL_CH6_7_OFFS_CH6_Msk   (0x1fUL)
 
#define ADC2_CAL_CH8_9_GAIN_CH8_Pos   (8UL)
 
#define ADC2_CAL_CH8_9_GAIN_CH8_Msk   (0xff00UL)
 
#define ADC2_CAL_CH8_9_OFFS_CH8_Pos   (0UL)
 
#define ADC2_CAL_CH8_9_OFFS_CH8_Msk   (0x1fUL)
 
#define ADC2_CHx_EIM_SEL_Pos   (12UL)
 
#define ADC2_CHx_EIM_SEL_Msk   (0x1000UL)
 
#define ADC2_CHx_EIM_EN_Pos   (11UL)
 
#define ADC2_CHx_EIM_EN_Msk   (0x800UL)
 
#define ADC2_CHx_EIM_REP_Pos   (8UL)
 
#define ADC2_CHx_EIM_REP_Msk   (0x700UL)
 
#define ADC2_CHx_EIM_CHx_SEL_Pos   (0UL)
 
#define ADC2_CHx_EIM_CHx_SEL_Msk   (0xfUL)
 
#define ADC2_CNT0_3_LOWER_HYST_LO_CH3_Pos   (27UL)
 
#define ADC2_CNT0_3_LOWER_HYST_LO_CH3_Msk   (0x18000000UL)
 
#define ADC2_CNT0_3_LOWER_CNT_LO_CH3_Pos   (24UL)
 
#define ADC2_CNT0_3_LOWER_CNT_LO_CH3_Msk   (0x3000000UL)
 
#define ADC2_CNT0_3_LOWER_HYST_LO_CH2_Pos   (19UL)
 
#define ADC2_CNT0_3_LOWER_HYST_LO_CH2_Msk   (0x180000UL)
 
#define ADC2_CNT0_3_LOWER_CNT_LO_CH2_Pos   (16UL)
 
#define ADC2_CNT0_3_LOWER_CNT_LO_CH2_Msk   (0x30000UL)
 
#define ADC2_CNT0_3_LOWER_HYST_LO_CH1_Pos   (11UL)
 
#define ADC2_CNT0_3_LOWER_HYST_LO_CH1_Msk   (0x1800UL)
 
#define ADC2_CNT0_3_LOWER_CNT_LO_CH1_Pos   (8UL)
 
#define ADC2_CNT0_3_LOWER_CNT_LO_CH1_Msk   (0x300UL)
 
#define ADC2_CNT0_3_LOWER_HYST_LO_CH0_Pos   (3UL)
 
#define ADC2_CNT0_3_LOWER_HYST_LO_CH0_Msk   (0x18UL)
 
#define ADC2_CNT0_3_LOWER_CNT_LO_CH0_Pos   (0UL)
 
#define ADC2_CNT0_3_LOWER_CNT_LO_CH0_Msk   (0x3UL)
 
#define ADC2_CNT0_3_UPPER_HYST_UP_CH3_Pos   (27UL)
 
#define ADC2_CNT0_3_UPPER_HYST_UP_CH3_Msk   (0x18000000UL)
 
#define ADC2_CNT0_3_UPPER_CNT_UP_CH3_Pos   (24UL)
 
#define ADC2_CNT0_3_UPPER_CNT_UP_CH3_Msk   (0x3000000UL)
 
#define ADC2_CNT0_3_UPPER_HYST_UP_CH2_Pos   (19UL)
 
#define ADC2_CNT0_3_UPPER_HYST_UP_CH2_Msk   (0x180000UL)
 
#define ADC2_CNT0_3_UPPER_CNT_UP_CH2_Pos   (16UL)
 
#define ADC2_CNT0_3_UPPER_CNT_UP_CH2_Msk   (0x30000UL)
 
#define ADC2_CNT0_3_UPPER_HYST_UP_CH1_Pos   (11UL)
 
#define ADC2_CNT0_3_UPPER_HYST_UP_CH1_Msk   (0x1800UL)
 
#define ADC2_CNT0_3_UPPER_CNT_UP_CH1_Pos   (8UL)
 
#define ADC2_CNT0_3_UPPER_CNT_UP_CH1_Msk   (0x300UL)
 
#define ADC2_CNT0_3_UPPER_HYST_UP_CH0_Pos   (3UL)
 
#define ADC2_CNT0_3_UPPER_HYST_UP_CH0_Msk   (0x18UL)
 
#define ADC2_CNT0_3_UPPER_CNT_UP_CH0_Pos   (0UL)
 
#define ADC2_CNT0_3_UPPER_CNT_UP_CH0_Msk   (0x3UL)
 
#define ADC2_CNT4_7_LOWER_HYST_LO_CH7_Pos   (27UL)
 
#define ADC2_CNT4_7_LOWER_HYST_LO_CH7_Msk   (0x18000000UL)
 
#define ADC2_CNT4_7_LOWER_CNT_LO_CH7_Pos   (24UL)
 
#define ADC2_CNT4_7_LOWER_CNT_LO_CH7_Msk   (0x3000000UL)
 
#define ADC2_CNT4_7_LOWER_HYST_LO_CH6_Pos   (19UL)
 
#define ADC2_CNT4_7_LOWER_HYST_LO_CH6_Msk   (0x180000UL)
 
#define ADC2_CNT4_7_LOWER_CNT_LO_CH6_Pos   (16UL)
 
#define ADC2_CNT4_7_LOWER_CNT_LO_CH6_Msk   (0x30000UL)
 
#define ADC2_CNT4_7_LOWER_HYST_LO_CH5_Pos   (11UL)
 
#define ADC2_CNT4_7_LOWER_HYST_LO_CH5_Msk   (0x1800UL)
 
#define ADC2_CNT4_7_LOWER_CNT_LO_CH5_Pos   (8UL)
 
#define ADC2_CNT4_7_LOWER_CNT_LO_CH5_Msk   (0x300UL)
 
#define ADC2_CNT4_7_LOWER_HYST_LO_CH4_Pos   (3UL)
 
#define ADC2_CNT4_7_LOWER_HYST_LO_CH4_Msk   (0x18UL)
 
#define ADC2_CNT4_7_LOWER_CNT_LO_CH4_Pos   (0UL)
 
#define ADC2_CNT4_7_LOWER_CNT_LO_CH4_Msk   (0x3UL)
 
#define ADC2_CNT4_7_UPPER_HYST_UP_CH7_Pos   (27UL)
 
#define ADC2_CNT4_7_UPPER_HYST_UP_CH7_Msk   (0x18000000UL)
 
#define ADC2_CNT4_7_UPPER_CNT_UP_CH7_Pos   (24UL)
 
#define ADC2_CNT4_7_UPPER_CNT_UP_CH7_Msk   (0x3000000UL)
 
#define ADC2_CNT4_7_UPPER_HYST_UP_CH6_Pos   (19UL)
 
#define ADC2_CNT4_7_UPPER_HYST_UP_CH6_Msk   (0x180000UL)
 
#define ADC2_CNT4_7_UPPER_CNT_UP_CH6_Pos   (16UL)
 
#define ADC2_CNT4_7_UPPER_CNT_UP_CH6_Msk   (0x30000UL)
 
#define ADC2_CNT4_7_UPPER_HYST_UP_CH5_Pos   (11UL)
 
#define ADC2_CNT4_7_UPPER_HYST_UP_CH5_Msk   (0x1800UL)
 
#define ADC2_CNT4_7_UPPER_CNT_UP_CH5_Pos   (8UL)
 
#define ADC2_CNT4_7_UPPER_CNT_UP_CH5_Msk   (0x300UL)
 
#define ADC2_CNT4_7_UPPER_HYST_UP_CH4_Pos   (3UL)
 
#define ADC2_CNT4_7_UPPER_HYST_UP_CH4_Msk   (0x18UL)
 
#define ADC2_CNT4_7_UPPER_CNT_UP_CH4_Pos   (0UL)
 
#define ADC2_CNT4_7_UPPER_CNT_UP_CH4_Msk   (0x3UL)
 
#define ADC2_CNT8_11_LOWER_HYST_LO_CH8_Pos   (3UL)
 
#define ADC2_CNT8_11_LOWER_HYST_LO_CH8_Msk   (0x18UL)
 
#define ADC2_CNT8_11_LOWER_CNT_LO_CH8_Pos   (0UL)
 
#define ADC2_CNT8_11_LOWER_CNT_LO_CH8_Msk   (0x3UL)
 
#define ADC2_CNT8_11_UPPER_HYST_UP_CH8_Pos   (3UL)
 
#define ADC2_CNT8_11_UPPER_HYST_UP_CH8_Msk   (0x18UL)
 
#define ADC2_CNT8_11_UPPER_CNT_UP_CH8_Pos   (0UL)
 
#define ADC2_CNT8_11_UPPER_CNT_UP_CH8_Msk   (0x3UL)
 
#define ADC2_CTRL1_CALIB_EN_8_0_Pos   (0UL)
 
#define ADC2_CTRL1_CALIB_EN_8_0_Msk   (0x1ffUL)
 
#define ADC2_CTRL2_SAMPLE_TIME_int_Pos   (8UL)
 
#define ADC2_CTRL2_SAMPLE_TIME_int_Msk   (0xf00UL)
 
#define ADC2_CTRL2_MCM_RDY_Pos   (7UL)
 
#define ADC2_CTRL2_MCM_RDY_Msk   (0x80UL)
 
#define ADC2_CTRL2_MCM_PD_N_Pos   (0UL)
 
#define ADC2_CTRL2_MCM_PD_N_Msk   (0x1UL)
 
#define ADC2_CTRL4_FILT_OUT_SEL_8_0_Pos   (0UL)
 
#define ADC2_CTRL4_FILT_OUT_SEL_8_0_Msk   (0x1ffUL)
 
#define ADC2_CTRL_STS_IN_MUX_SEL_Pos   (8UL)
 
#define ADC2_CTRL_STS_IN_MUX_SEL_Msk   (0xf00UL)
 
#define ADC2_CTRL_STS_EOC_Pos   (3UL)
 
#define ADC2_CTRL_STS_EOC_Msk   (0x8UL)
 
#define ADC2_CTRL_STS_SOS_Pos   (2UL)
 
#define ADC2_CTRL_STS_SOS_Msk   (0x4UL)
 
#define ADC2_CTRL_STS_PD_N_Pos   (0UL)
 
#define ADC2_CTRL_STS_PD_N_Msk   (0x1UL)
 
#define ADC2_FILT_OUT0_OUT_CH0_Pos   (0UL)
 
#define ADC2_FILT_OUT0_OUT_CH0_Msk   (0x3ffUL)
 
#define ADC2_FILT_OUT1_OUT_CH1_Pos   (0UL)
 
#define ADC2_FILT_OUT1_OUT_CH1_Msk   (0x3ffUL)
 
#define ADC2_FILT_OUT2_OUT_CH2_Pos   (0UL)
 
#define ADC2_FILT_OUT2_OUT_CH2_Msk   (0x3ffUL)
 
#define ADC2_FILT_OUT3_OUT_CH3_Pos   (0UL)
 
#define ADC2_FILT_OUT3_OUT_CH3_Msk   (0x3ffUL)
 
#define ADC2_FILT_OUT4_OUT_CH4_Pos   (0UL)
 
#define ADC2_FILT_OUT4_OUT_CH4_Msk   (0x3ffUL)
 
#define ADC2_FILT_OUT5_OUT_CH5_Pos   (0UL)
 
#define ADC2_FILT_OUT5_OUT_CH5_Msk   (0x3ffUL)
 
#define ADC2_FILT_OUT6_OUT_CH6_Pos   (0UL)
 
#define ADC2_FILT_OUT6_OUT_CH6_Msk   (0x3ffUL)
 
#define ADC2_FILT_OUT7_OUT_CH7_Pos   (0UL)
 
#define ADC2_FILT_OUT7_OUT_CH7_Msk   (0x3ffUL)
 
#define ADC2_FILT_OUT8_OUT_CH8_Pos   (0UL)
 
#define ADC2_FILT_OUT8_OUT_CH8_Msk   (0x3ffUL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch8_Pos   (8UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch8_Msk   (0x100UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch7_Pos   (7UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch7_Msk   (0x80UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch6_Pos   (6UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch6_Msk   (0x40UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch5_Pos   (5UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch5_Msk   (0x20UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch4_Pos   (4UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch4_Msk   (0x10UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch3_Pos   (3UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch3_Msk   (0x8UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch2_Pos   (2UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch2_Msk   (0x4UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch1_Pos   (1UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch1_Msk   (0x2UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch0_Pos   (0UL)
 
#define ADC2_FILT_UPLO_CTRL_UPLOEN_Ch0_Msk   (0x1UL)
 
#define ADC2_FILTCOEFF0_8_A_CH8_Pos   (16UL)
 
#define ADC2_FILTCOEFF0_8_A_CH8_Msk   (0x30000UL)
 
#define ADC2_FILTCOEFF0_8_A_CH7_Pos   (14UL)
 
#define ADC2_FILTCOEFF0_8_A_CH7_Msk   (0xc000UL)
 
#define ADC2_FILTCOEFF0_8_A_CH6_Pos   (12UL)
 
#define ADC2_FILTCOEFF0_8_A_CH6_Msk   (0x3000UL)
 
#define ADC2_FILTCOEFF0_8_A_CH5_Pos   (10UL)
 
#define ADC2_FILTCOEFF0_8_A_CH5_Msk   (0xc00UL)
 
#define ADC2_FILTCOEFF0_8_A_CH4_Pos   (8UL)
 
#define ADC2_FILTCOEFF0_8_A_CH4_Msk   (0x300UL)
 
#define ADC2_FILTCOEFF0_8_A_CH3_Pos   (6UL)
 
#define ADC2_FILTCOEFF0_8_A_CH3_Msk   (0xc0UL)
 
#define ADC2_FILTCOEFF0_8_A_CH2_Pos   (4UL)
 
#define ADC2_FILTCOEFF0_8_A_CH2_Msk   (0x30UL)
 
#define ADC2_FILTCOEFF0_8_A_CH1_Pos   (2UL)
 
#define ADC2_FILTCOEFF0_8_A_CH1_Msk   (0xcUL)
 
#define ADC2_FILTCOEFF0_8_A_CH0_Pos   (0UL)
 
#define ADC2_FILTCOEFF0_8_A_CH0_Msk   (0x3UL)
 
#define ADC2_MAX_TIME_MAX_TIME_Pos   (0UL)
 
#define ADC2_MAX_TIME_MAX_TIME_Msk   (0xffUL)
 
#define ADC2_MMODE0_8_MSEL_Ch8_Pos   (16UL)
 
#define ADC2_MMODE0_8_MSEL_Ch8_Msk   (0x30000UL)
 
#define ADC2_MMODE0_8_MSEL_Ch7_Pos   (14UL)
 
#define ADC2_MMODE0_8_MSEL_Ch7_Msk   (0xc000UL)
 
#define ADC2_MMODE0_8_MSEL_Ch6_Pos   (12UL)
 
#define ADC2_MMODE0_8_MSEL_Ch6_Msk   (0x3000UL)
 
#define ADC2_MMODE0_8_MSEL_Ch5_Pos   (10UL)
 
#define ADC2_MMODE0_8_MSEL_Ch5_Msk   (0xc00UL)
 
#define ADC2_MMODE0_8_MSEL_Ch4_Pos   (8UL)
 
#define ADC2_MMODE0_8_MSEL_Ch4_Msk   (0x300UL)
 
#define ADC2_MMODE0_8_MSEL_Ch3_Pos   (6UL)
 
#define ADC2_MMODE0_8_MSEL_Ch3_Msk   (0xc0UL)
 
#define ADC2_MMODE0_8_MSEL_Ch2_Pos   (4UL)
 
#define ADC2_MMODE0_8_MSEL_Ch2_Msk   (0x30UL)
 
#define ADC2_MMODE0_8_MSEL_Ch1_Pos   (2UL)
 
#define ADC2_MMODE0_8_MSEL_Ch1_Msk   (0xcUL)
 
#define ADC2_MMODE0_8_MSEL_Ch0_Pos   (0UL)
 
#define ADC2_MMODE0_8_MSEL_Ch0_Msk   (0x3UL)
 
#define ADC2_SQ0_1_SQ1_Pos   (16UL)
 
#define ADC2_SQ0_1_SQ1_Msk   (0x1ff0000UL)
 
#define ADC2_SQ0_1_SQ0_Pos   (0UL)
 
#define ADC2_SQ0_1_SQ0_Msk   (0x1ffUL)
 
#define ADC2_SQ2_3_SQ3_Pos   (16UL)
 
#define ADC2_SQ2_3_SQ3_Msk   (0x1ff0000UL)
 
#define ADC2_SQ2_3_SQ2_Pos   (0UL)
 
#define ADC2_SQ2_3_SQ2_Msk   (0x1ffUL)
 
#define ADC2_SQ4_5_SQ5_Pos   (16UL)
 
#define ADC2_SQ4_5_SQ5_Msk   (0x1ff0000UL)
 
#define ADC2_SQ4_5_SQ4_Pos   (0UL)
 
#define ADC2_SQ4_5_SQ4_Msk   (0x1ffUL)
 
#define ADC2_SQ6_7_SQ7_Pos   (16UL)
 
#define ADC2_SQ6_7_SQ7_Msk   (0x1ff0000UL)
 
#define ADC2_SQ6_7_SQ6_Pos   (0UL)
 
#define ADC2_SQ6_7_SQ6_Msk   (0x1ffUL)
 
#define ADC2_SQ8_9_SQ8_Pos   (0UL)
 
#define ADC2_SQ8_9_SQ8_Msk   (0x1ffUL)
 
#define ADC2_SQ_FB_CHx_Pos   (16UL)
 
#define ADC2_SQ_FB_CHx_Msk   (0xf0000UL)
 
#define ADC2_SQ_FB_SQx_Pos   (11UL)
 
#define ADC2_SQ_FB_SQx_Msk   (0x7800UL)
 
#define ADC2_SQ_FB_EIM_ACTIVE_Pos   (9UL)
 
#define ADC2_SQ_FB_EIM_ACTIVE_Msk   (0x200UL)
 
#define ADC2_SQ_FB_SQ_STOP_Pos   (8UL)
 
#define ADC2_SQ_FB_SQ_STOP_Msk   (0x100UL)
 
#define ADC2_SQ_FB_SQ_FB_Pos   (0UL)
 
#define ADC2_SQ_FB_SQ_FB_Msk   (0xfUL)
 
#define ADC2_STATUS_READY_Pos   (1UL)
 
#define ADC2_STATUS_READY_Msk   (0x2UL)
 
#define ADC2_TH0_3_LOWER_THLO_CH3_Pos   (24UL)
 
#define ADC2_TH0_3_LOWER_THLO_CH3_Msk   (0xff000000UL)
 
#define ADC2_TH0_3_LOWER_THLO_CH2_Pos   (16UL)
 
#define ADC2_TH0_3_LOWER_THLO_CH2_Msk   (0xff0000UL)
 
#define ADC2_TH0_3_LOWER_THLO_CH1_Pos   (8UL)
 
#define ADC2_TH0_3_LOWER_THLO_CH1_Msk   (0xff00UL)
 
#define ADC2_TH0_3_LOWER_THLO_CH0_Pos   (0UL)
 
#define ADC2_TH0_3_LOWER_THLO_CH0_Msk   (0xffUL)
 
#define ADC2_TH0_3_UPPER_THUP_CH3_Pos   (24UL)
 
#define ADC2_TH0_3_UPPER_THUP_CH3_Msk   (0xff000000UL)
 
#define ADC2_TH0_3_UPPER_THUP_CH2_Pos   (16UL)
 
#define ADC2_TH0_3_UPPER_THUP_CH2_Msk   (0xff0000UL)
 
#define ADC2_TH0_3_UPPER_THUP_CH1_Pos   (8UL)
 
#define ADC2_TH0_3_UPPER_THUP_CH1_Msk   (0xff00UL)
 
#define ADC2_TH0_3_UPPER_THUP_CH0_Pos   (0UL)
 
#define ADC2_TH0_3_UPPER_THUP_CH0_Msk   (0xffUL)
 
#define ADC2_TH4_7_LOWER_THLO_CH7_Pos   (24UL)
 
#define ADC2_TH4_7_LOWER_THLO_CH7_Msk   (0xff000000UL)
 
#define ADC2_TH4_7_LOWER_THLO_CH6_Pos   (16UL)
 
#define ADC2_TH4_7_LOWER_THLO_CH6_Msk   (0xff0000UL)
 
#define ADC2_TH4_7_LOWER_THLO_CH5_Pos   (8UL)
 
#define ADC2_TH4_7_LOWER_THLO_CH5_Msk   (0xff00UL)
 
#define ADC2_TH4_7_LOWER_THLO_CH4_Pos   (0UL)
 
#define ADC2_TH4_7_LOWER_THLO_CH4_Msk   (0xffUL)
 
#define ADC2_TH4_7_UPPER_THUP_CH7_Pos   (24UL)
 
#define ADC2_TH4_7_UPPER_THUP_CH7_Msk   (0xff000000UL)
 
#define ADC2_TH4_7_UPPER_THUP_CH6_Pos   (16UL)
 
#define ADC2_TH4_7_UPPER_THUP_CH6_Msk   (0xff0000UL)
 
#define ADC2_TH4_7_UPPER_THUP_CH5_Pos   (8UL)
 
#define ADC2_TH4_7_UPPER_THUP_CH5_Msk   (0xff00UL)
 
#define ADC2_TH4_7_UPPER_THUP_CH4_Pos   (0UL)
 
#define ADC2_TH4_7_UPPER_THUP_CH4_Msk   (0xffUL)
 
#define ADC2_TH8_11_LOWER_THLO_CH8_Pos   (0UL)
 
#define ADC2_TH8_11_LOWER_THLO_CH8_Msk   (0xffUL)
 
#define ADC2_TH8_11_UPPER_THUP_CH8_Pos   (0UL)
 
#define ADC2_TH8_11_UPPER_THUP_CH8_Msk   (0xffUL)
 
#define BDRV_ASEQC_HB2OFFHYSTEN_Pos   (23UL)
 
#define BDRV_ASEQC_HB2OFFHYSTEN_Msk   (0x800000UL)
 
#define BDRV_ASEQC_HB2ONHYSTEN_Pos   (22UL)
 
#define BDRV_ASEQC_HB2ONHYSTEN_Msk   (0x400000UL)
 
#define BDRV_ASEQC_HB2OPTOFFACT_Pos   (21UL)
 
#define BDRV_ASEQC_HB2OPTOFFACT_Msk   (0x200000UL)
 
#define BDRV_ASEQC_HB2OPTONACT_Pos   (20UL)
 
#define BDRV_ASEQC_HB2OPTONACT_Msk   (0x100000UL)
 
#define BDRV_ASEQC_HB2ASMOFFEN_Pos   (17UL)
 
#define BDRV_ASEQC_HB2ASMOFFEN_Msk   (0x20000UL)
 
#define BDRV_ASEQC_HB2ASMONEN_Pos   (16UL)
 
#define BDRV_ASEQC_HB2ASMONEN_Msk   (0x10000UL)
 
#define BDRV_ASEQC_HB1OFFHYSTEN_Pos   (7UL)
 
#define BDRV_ASEQC_HB1OFFHYSTEN_Msk   (0x80UL)
 
#define BDRV_ASEQC_HB1ONHYSTEN_Pos   (6UL)
 
#define BDRV_ASEQC_HB1ONHYSTEN_Msk   (0x40UL)
 
#define BDRV_ASEQC_HB1OPTOFFACT_Pos   (5UL)
 
#define BDRV_ASEQC_HB1OPTOFFACT_Msk   (0x20UL)
 
#define BDRV_ASEQC_HB1OPTONACT_Pos   (4UL)
 
#define BDRV_ASEQC_HB1OPTONACT_Msk   (0x10UL)
 
#define BDRV_ASEQC_HB1ASMOFFEN_Pos   (1UL)
 
#define BDRV_ASEQC_HB1ASMOFFEN_Msk   (0x2UL)
 
#define BDRV_ASEQC_HB1ASMONEN_Pos   (0UL)
 
#define BDRV_ASEQC_HB1ASMONEN_Msk   (0x1UL)
 
#define BDRV_ASEQERRCNT_HB2MFERRCNT_Pos   (20UL)
 
#define BDRV_ASEQERRCNT_HB2MFERRCNT_Msk   (0x300000UL)
 
#define BDRV_ASEQERRCNT_HB2T12ONERRCNT_Pos   (18UL)
 
#define BDRV_ASEQERRCNT_HB2T12ONERRCNT_Msk   (0xc0000UL)
 
#define BDRV_ASEQERRCNT_HB2T1OFFERRCNT_Pos   (16UL)
 
#define BDRV_ASEQERRCNT_HB2T1OFFERRCNT_Msk   (0x30000UL)
 
#define BDRV_ASEQERRCNT_HB1MFERRCNT_Pos   (4UL)
 
#define BDRV_ASEQERRCNT_HB1MFERRCNT_Msk   (0x30UL)
 
#define BDRV_ASEQERRCNT_HB1T12ONERRCNT_Pos   (2UL)
 
#define BDRV_ASEQERRCNT_HB1T12ONERRCNT_Msk   (0xcUL)
 
#define BDRV_ASEQERRCNT_HB1T1OFFERRCNT_Pos   (0UL)
 
#define BDRV_ASEQERRCNT_HB1T1OFFERRCNT_Msk   (0x3UL)
 
#define BDRV_ASEQIOFFMAX_I1OFFMAX_Pos   (0UL)
 
#define BDRV_ASEQIOFFMAX_I1OFFMAX_Msk   (0x3fUL)
 
#define BDRV_ASEQIOFFMIN_I1OFFMIN_Pos   (0UL)
 
#define BDRV_ASEQIOFFMIN_I1OFFMIN_Msk   (0x3fUL)
 
#define BDRV_ASEQIONMAX_I1ONMAX_Pos   (0UL)
 
#define BDRV_ASEQIONMAX_I1ONMAX_Msk   (0x3fUL)
 
#define BDRV_ASEQIONMIN_I1ONMIN_Pos   (0UL)
 
#define BDRV_ASEQIONMIN_I1ONMIN_Msk   (0x3fUL)
 
#define BDRV_ASEQSTS_HB2ONMF_Pos   (31UL)
 
#define BDRV_ASEQSTS_HB2ONMF_Msk   (0x80000000UL)
 
#define BDRV_ASEQSTS_HB2OFFMF_Pos   (30UL)
 
#define BDRV_ASEQSTS_HB2OFFMF_Msk   (0x40000000UL)
 
#define BDRV_ASEQSTS_HB2I1ONMIN_Pos   (23UL)
 
#define BDRV_ASEQSTS_HB2I1ONMIN_Msk   (0x800000UL)
 
#define BDRV_ASEQSTS_HB2T12ONMIN_Pos   (22UL)
 
#define BDRV_ASEQSTS_HB2T12ONMIN_Msk   (0x400000UL)
 
#define BDRV_ASEQSTS_HB2I1ONMAX_Pos   (21UL)
 
#define BDRV_ASEQSTS_HB2I1ONMAX_Msk   (0x200000UL)
 
#define BDRV_ASEQSTS_HB2T12ONMAX_Pos   (20UL)
 
#define BDRV_ASEQSTS_HB2T12ONMAX_Msk   (0x100000UL)
 
#define BDRV_ASEQSTS_HB2I1OFFMIN_Pos   (19UL)
 
#define BDRV_ASEQSTS_HB2I1OFFMIN_Msk   (0x80000UL)
 
#define BDRV_ASEQSTS_HB2T1OFFMIN_Pos   (18UL)
 
#define BDRV_ASEQSTS_HB2T1OFFMIN_Msk   (0x40000UL)
 
#define BDRV_ASEQSTS_HB2I1OFFMAX_Pos   (17UL)
 
#define BDRV_ASEQSTS_HB2I1OFFMAX_Msk   (0x20000UL)
 
#define BDRV_ASEQSTS_HB2T1OFFMAX_Pos   (16UL)
 
#define BDRV_ASEQSTS_HB2T1OFFMAX_Msk   (0x10000UL)
 
#define BDRV_ASEQSTS_HB1ONMF_Pos   (15UL)
 
#define BDRV_ASEQSTS_HB1ONMF_Msk   (0x8000UL)
 
#define BDRV_ASEQSTS_HB1OFFMF_Pos   (14UL)
 
#define BDRV_ASEQSTS_HB1OFFMF_Msk   (0x4000UL)
 
#define BDRV_ASEQSTS_HB1I1ONMIN_Pos   (7UL)
 
#define BDRV_ASEQSTS_HB1I1ONMIN_Msk   (0x80UL)
 
#define BDRV_ASEQSTS_HB1T12ONMIN_Pos   (6UL)
 
#define BDRV_ASEQSTS_HB1T12ONMIN_Msk   (0x40UL)
 
#define BDRV_ASEQSTS_HB1I1ONMAX_Pos   (5UL)
 
#define BDRV_ASEQSTS_HB1I1ONMAX_Msk   (0x20UL)
 
#define BDRV_ASEQSTS_HB1T12ONMAX_Pos   (4UL)
 
#define BDRV_ASEQSTS_HB1T12ONMAX_Msk   (0x10UL)
 
#define BDRV_ASEQSTS_HB1I1OFFMIN_Pos   (3UL)
 
#define BDRV_ASEQSTS_HB1I1OFFMIN_Msk   (0x8UL)
 
#define BDRV_ASEQSTS_HB1T1OFFMIN_Pos   (2UL)
 
#define BDRV_ASEQSTS_HB1T1OFFMIN_Msk   (0x4UL)
 
#define BDRV_ASEQSTS_HB1I1OFFMAX_Pos   (1UL)
 
#define BDRV_ASEQSTS_HB1I1OFFMAX_Msk   (0x2UL)
 
#define BDRV_ASEQSTS_HB1T1OFFMAX_Pos   (0UL)
 
#define BDRV_ASEQSTS_HB1T1OFFMAX_Msk   (0x1UL)
 
#define BDRV_CP_CLK_CTRL_CPCLKDIS_SET_Pos   (16UL)
 
#define BDRV_CP_CLK_CTRL_CPCLKDIS_SET_Msk   (0x10000UL)
 
#define BDRV_CP_CLK_CTRL_CPCLK_EN_Pos   (15UL)
 
#define BDRV_CP_CLK_CTRL_CPCLK_EN_Msk   (0x8000UL)
 
#define BDRV_CP_CLK_CTRL_F_CP_Pos   (13UL)
 
#define BDRV_CP_CLK_CTRL_F_CP_Msk   (0x6000UL)
 
#define BDRV_CP_CLK_CTRL_DITH_UPPER_Pos   (8UL)
 
#define BDRV_CP_CLK_CTRL_DITH_UPPER_Msk   (0x1f00UL)
 
#define BDRV_CP_CLK_CTRL_DITH_LOWER_Pos   (0UL)
 
#define BDRV_CP_CLK_CTRL_DITH_LOWER_Msk   (0x1fUL)
 
#define BDRV_CP_CTRL_CP_STAGE_SEL_Pos   (29UL)
 
#define BDRV_CP_CTRL_CP_STAGE_SEL_Msk   (0x60000000UL)
 
#define BDRV_CP_CTRL_VCP14_15V_SEL_Pos   (28UL)
 
#define BDRV_CP_CTRL_VCP14_15V_SEL_Msk   (0x10000000UL)
 
#define BDRV_CP_CTRL_VTHVCP_TRIM_Pos   (26UL)
 
#define BDRV_CP_CTRL_VTHVCP_TRIM_Msk   (0xc000000UL)
 
#define BDRV_CP_CTRL_VCP9V_SET_Pos   (25UL)
 
#define BDRV_CP_CTRL_VCP9V_SET_Msk   (0x2000000UL)
 
#define BDRV_CP_CTRL_CPLOPWRM_EN_Pos   (24UL)
 
#define BDRV_CP_CTRL_CPLOPWRM_EN_Msk   (0x1000000UL)
 
#define BDRV_CP_CTRL_DRVx_VSDUP_DIS_Pos   (22UL)
 
#define BDRV_CP_CTRL_DRVx_VSDUP_DIS_Msk   (0x400000UL)
 
#define BDRV_CP_CTRL_DRVx_VSDLO_DIS_Pos   (20UL)
 
#define BDRV_CP_CTRL_DRVx_VSDLO_DIS_Msk   (0x100000UL)
 
#define BDRV_CP_CTRL_DRVx_VCPUP_DIS_Pos   (18UL)
 
#define BDRV_CP_CTRL_DRVx_VCPUP_DIS_Msk   (0x40000UL)
 
#define BDRV_CP_CTRL_DRVx_VCPLO_SDEN_Pos   (17UL)
 
#define BDRV_CP_CTRL_DRVx_VCPLO_SDEN_Msk   (0x20000UL)
 
#define BDRV_CP_CTRL_DRVx_VCPLO_DIS_Pos   (16UL)
 
#define BDRV_CP_CTRL_DRVx_VCPLO_DIS_Msk   (0x10000UL)
 
#define BDRV_CP_CTRL_CP_RDY_EN_Pos   (2UL)
 
#define BDRV_CP_CTRL_CP_RDY_EN_Msk   (0x4UL)
 
#define BDRV_CP_CTRL_CP_EN_Pos   (0UL)
 
#define BDRV_CP_CTRL_CP_EN_Msk   (0x1UL)
 
#define BDRV_CP_IRQCLR_VSD_UPTH_SC_Pos   (31UL)
 
#define BDRV_CP_IRQCLR_VSD_UPTH_SC_Msk   (0x80000000UL)
 
#define BDRV_CP_IRQCLR_VSD_LOTH_SC_Pos   (29UL)
 
#define BDRV_CP_IRQCLR_VSD_LOTH_SC_Msk   (0x20000000UL)
 
#define BDRV_CP_IRQCLR_VCP_UPTH_SC_Pos   (27UL)
 
#define BDRV_CP_IRQCLR_VCP_UPTH_SC_Msk   (0x8000000UL)
 
#define BDRV_CP_IRQCLR_VCP_LOTH1_SC_Pos   (25UL)
 
#define BDRV_CP_IRQCLR_VCP_LOTH1_SC_Msk   (0x2000000UL)
 
#define BDRV_CP_IRQCLR_VCP_OTSD_SC_Pos   (20UL)
 
#define BDRV_CP_IRQCLR_VCP_OTSD_SC_Msk   (0x100000UL)
 
#define BDRV_CP_IRQCLR_VCP_OTW_SC_Pos   (16UL)
 
#define BDRV_CP_IRQCLR_VCP_OTW_SC_Msk   (0x10000UL)
 
#define BDRV_CP_IRQCLR_VSD_UPTH_ISC_Pos   (15UL)
 
#define BDRV_CP_IRQCLR_VSD_UPTH_ISC_Msk   (0x8000UL)
 
#define BDRV_CP_IRQCLR_VSD_LOTH_ISC_Pos   (13UL)
 
#define BDRV_CP_IRQCLR_VSD_LOTH_ISC_Msk   (0x2000UL)
 
#define BDRV_CP_IRQCLR_VCP_UPTH_ISC_Pos   (11UL)
 
#define BDRV_CP_IRQCLR_VCP_UPTH_ISC_Msk   (0x800UL)
 
#define BDRV_CP_IRQCLR_VCP_LOTH1_ISC_Pos   (9UL)
 
#define BDRV_CP_IRQCLR_VCP_LOTH1_ISC_Msk   (0x200UL)
 
#define BDRV_CP_IRQCLR_VCP_OTSD_ISC_Pos   (4UL)
 
#define BDRV_CP_IRQCLR_VCP_OTSD_ISC_Msk   (0x10UL)
 
#define BDRV_CP_IRQCLR_VCP_OTW_ISC_Pos   (0UL)
 
#define BDRV_CP_IRQCLR_VCP_OTW_ISC_Msk   (0x1UL)
 
#define BDRV_CP_IRQEN_VSD_UPTH_IEN_Pos   (15UL)
 
#define BDRV_CP_IRQEN_VSD_UPTH_IEN_Msk   (0x8000UL)
 
#define BDRV_CP_IRQEN_VSD_LOTH_IEN_Pos   (13UL)
 
#define BDRV_CP_IRQEN_VSD_LOTH_IEN_Msk   (0x2000UL)
 
#define BDRV_CP_IRQEN_VCP_UPTH_IEN_Pos   (11UL)
 
#define BDRV_CP_IRQEN_VCP_UPTH_IEN_Msk   (0x800UL)
 
#define BDRV_CP_IRQEN_VCP_LOTH1_IEN_Pos   (9UL)
 
#define BDRV_CP_IRQEN_VCP_LOTH1_IEN_Msk   (0x200UL)
 
#define BDRV_CP_IRQEN_VCP_OTSD_IEN_Pos   (4UL)
 
#define BDRV_CP_IRQEN_VCP_OTSD_IEN_Msk   (0x10UL)
 
#define BDRV_CP_IRQEN_VCP_OTW_IEN_Pos   (0UL)
 
#define BDRV_CP_IRQEN_VCP_OTW_IEN_Msk   (0x1UL)
 
#define BDRV_CP_IRQS_VSD_UPTH_STS_Pos   (31UL)
 
#define BDRV_CP_IRQS_VSD_UPTH_STS_Msk   (0x80000000UL)
 
#define BDRV_CP_IRQS_VSD_LOTH_STS_Pos   (29UL)
 
#define BDRV_CP_IRQS_VSD_LOTH_STS_Msk   (0x20000000UL)
 
#define BDRV_CP_IRQS_VCP_UPTH_STS_Pos   (27UL)
 
#define BDRV_CP_IRQS_VCP_UPTH_STS_Msk   (0x8000000UL)
 
#define BDRV_CP_IRQS_VCP_LOTH1_STS_Pos   (25UL)
 
#define BDRV_CP_IRQS_VCP_LOTH1_STS_Msk   (0x2000000UL)
 
#define BDRV_CP_IRQS_VCP_OTSD_STS_Pos   (20UL)
 
#define BDRV_CP_IRQS_VCP_OTSD_STS_Msk   (0x100000UL)
 
#define BDRV_CP_IRQS_VCP_OTW_STS_Pos   (16UL)
 
#define BDRV_CP_IRQS_VCP_OTW_STS_Msk   (0x10000UL)
 
#define BDRV_CP_IRQS_VSD_UPTH_IS_Pos   (15UL)
 
#define BDRV_CP_IRQS_VSD_UPTH_IS_Msk   (0x8000UL)
 
#define BDRV_CP_IRQS_VSD_LOTH_IS_Pos   (13UL)
 
#define BDRV_CP_IRQS_VSD_LOTH_IS_Msk   (0x2000UL)
 
#define BDRV_CP_IRQS_VCP_UPTH_IS_Pos   (11UL)
 
#define BDRV_CP_IRQS_VCP_UPTH_IS_Msk   (0x800UL)
 
#define BDRV_CP_IRQS_VCP_LOTH1_IS_Pos   (9UL)
 
#define BDRV_CP_IRQS_VCP_LOTH1_IS_Msk   (0x200UL)
 
#define BDRV_CP_IRQS_VCP_OTSD_IS_Pos   (4UL)
 
#define BDRV_CP_IRQS_VCP_OTSD_IS_Msk   (0x10UL)
 
#define BDRV_CP_IRQS_VCP_OTW_IS_Pos   (0UL)
 
#define BDRV_CP_IRQS_VCP_OTW_IS_Msk   (0x1UL)
 
#define BDRV_CTRL1_HS2_OC_DIS_Pos   (31UL)
 
#define BDRV_CTRL1_HS2_OC_DIS_Msk   (0x80000000UL)
 
#define BDRV_CTRL1_HS2_SUPERR_STS_Pos   (29UL)
 
#define BDRV_CTRL1_HS2_SUPERR_STS_Msk   (0x20000000UL)
 
#define BDRV_CTRL1_HS2_DCS_EN_Pos   (27UL)
 
#define BDRV_CTRL1_HS2_DCS_EN_Msk   (0x8000000UL)
 
#define BDRV_CTRL1_HS2_ON_Pos   (26UL)
 
#define BDRV_CTRL1_HS2_ON_Msk   (0x4000000UL)
 
#define BDRV_CTRL1_HS2_PWM_Pos   (25UL)
 
#define BDRV_CTRL1_HS2_PWM_Msk   (0x2000000UL)
 
#define BDRV_CTRL1_HS2_EN_Pos   (24UL)
 
#define BDRV_CTRL1_HS2_EN_Msk   (0x1000000UL)
 
#define BDRV_CTRL1_HS1_OC_DIS_Pos   (23UL)
 
#define BDRV_CTRL1_HS1_OC_DIS_Msk   (0x800000UL)
 
#define BDRV_CTRL1_HS1_SUPERR_STS_Pos   (21UL)
 
#define BDRV_CTRL1_HS1_SUPERR_STS_Msk   (0x200000UL)
 
#define BDRV_CTRL1_HS1_DCS_EN_Pos   (19UL)
 
#define BDRV_CTRL1_HS1_DCS_EN_Msk   (0x80000UL)
 
#define BDRV_CTRL1_HS1_ON_Pos   (18UL)
 
#define BDRV_CTRL1_HS1_ON_Msk   (0x40000UL)
 
#define BDRV_CTRL1_HS1_PWM_Pos   (17UL)
 
#define BDRV_CTRL1_HS1_PWM_Msk   (0x20000UL)
 
#define BDRV_CTRL1_HS1_EN_Pos   (16UL)
 
#define BDRV_CTRL1_HS1_EN_Msk   (0x10000UL)
 
#define BDRV_CTRL1_LS2_OC_DIS_Pos   (15UL)
 
#define BDRV_CTRL1_LS2_OC_DIS_Msk   (0x8000UL)
 
#define BDRV_CTRL1_LS2_SUPERR_STS_Pos   (13UL)
 
#define BDRV_CTRL1_LS2_SUPERR_STS_Msk   (0x2000UL)
 
#define BDRV_CTRL1_LS2_ON_Pos   (10UL)
 
#define BDRV_CTRL1_LS2_ON_Msk   (0x400UL)
 
#define BDRV_CTRL1_LS2_PWM_Pos   (9UL)
 
#define BDRV_CTRL1_LS2_PWM_Msk   (0x200UL)
 
#define BDRV_CTRL1_LS2_EN_Pos   (8UL)
 
#define BDRV_CTRL1_LS2_EN_Msk   (0x100UL)
 
#define BDRV_CTRL1_LS1_OC_DIS_Pos   (7UL)
 
#define BDRV_CTRL1_LS1_OC_DIS_Msk   (0x80UL)
 
#define BDRV_CTRL1_LS1_SUPERR_STS_Pos   (5UL)
 
#define BDRV_CTRL1_LS1_SUPERR_STS_Msk   (0x20UL)
 
#define BDRV_CTRL1_LS1_ON_Pos   (2UL)
 
#define BDRV_CTRL1_LS1_ON_Msk   (0x4UL)
 
#define BDRV_CTRL1_LS1_PWM_Pos   (1UL)
 
#define BDRV_CTRL1_LS1_PWM_Msk   (0x2UL)
 
#define BDRV_CTRL1_LS1_EN_Pos   (0UL)
 
#define BDRV_CTRL1_LS1_EN_Msk   (0x1UL)
 
#define BDRV_CTRL2_DLY_DIAG_DIRSEL_Pos   (31UL)
 
#define BDRV_CTRL2_DLY_DIAG_DIRSEL_Msk   (0x80000000UL)
 
#define BDRV_CTRL2_DLY_DIAG_CHSEL_Pos   (28UL)
 
#define BDRV_CTRL2_DLY_DIAG_CHSEL_Msk   (0x70000000UL)
 
#define BDRV_CTRL2_DLY_DIAG_STS_Pos   (27UL)
 
#define BDRV_CTRL2_DLY_DIAG_STS_Msk   (0x8000000UL)
 
#define BDRV_CTRL2_DLY_DIAG_SCLR_Pos   (26UL)
 
#define BDRV_CTRL2_DLY_DIAG_SCLR_Msk   (0x4000000UL)
 
#define BDRV_CTRL2_DLY_DIAG_TIM_Pos   (16UL)
 
#define BDRV_CTRL2_DLY_DIAG_TIM_Msk   (0x3ff0000UL)
 
#define BDRV_CTRL2_HB2OFFSEQCNF_Pos   (3UL)
 
#define BDRV_CTRL2_HB2OFFSEQCNF_Msk   (0x8UL)
 
#define BDRV_CTRL2_HB1OFFSEQCNF_Pos   (2UL)
 
#define BDRV_CTRL2_HB1OFFSEQCNF_Msk   (0x4UL)
 
#define BDRV_CTRL2_HB2ONSEQCNF_Pos   (1UL)
 
#define BDRV_CTRL2_HB2ONSEQCNF_Msk   (0x2UL)
 
#define BDRV_CTRL2_HB1ONSEQCNF_Pos   (0UL)
 
#define BDRV_CTRL2_HB1ONSEQCNF_Msk   (0x1UL)
 
#define BDRV_CTRL3_DRV_CCP_DIS_Pos   (30UL)
 
#define BDRV_CTRL3_DRV_CCP_DIS_Msk   (0x40000000UL)
 
#define BDRV_CTRL3_DRV_CCP_TMUL_Pos   (28UL)
 
#define BDRV_CTRL3_DRV_CCP_TMUL_Msk   (0x30000000UL)
 
#define BDRV_CTRL3_DRV_CCP_TIMSEL_Pos   (24UL)
 
#define BDRV_CTRL3_DRV_CCP_TIMSEL_Msk   (0x3000000UL)
 
#define BDRV_CTRL3_DSMONVTH_Pos   (16UL)
 
#define BDRV_CTRL3_DSMONVTH_Msk   (0x70000UL)
 
#define BDRV_DCTRIM_DRVx_COMPENS_LS_Pos   (16UL)
 
#define BDRV_DCTRIM_DRVx_COMPENS_LS_Msk   (0x70000UL)
 
#define BDRV_DCTRIM_DRVx_COMPENS_HS_Pos   (8UL)
 
#define BDRV_DCTRIM_DRVx_COMPENS_HS_Msk   (0x700UL)
 
#define BDRV_HB1ASEQOFFVAL_HB1_OFFVALVF_CLR_Pos   (31UL)
 
#define BDRV_HB1ASEQOFFVAL_HB1_OFFVALVF_CLR_Msk   (0x80000000UL)
 
#define BDRV_HB1ASEQOFFVAL_HB1_OFFVALVF_Pos   (30UL)
 
#define BDRV_HB1ASEQOFFVAL_HB1_OFFVALVF_Msk   (0x40000000UL)
 
#define BDRV_HB1ASEQOFFVAL_HB1_T2MERR_Pos   (22UL)
 
#define BDRV_HB1ASEQOFFVAL_HB1_T2MERR_Msk   (0x400000UL)
 
#define BDRV_HB1ASEQOFFVAL_HB1_T2OFFCNT_Pos   (16UL)
 
#define BDRV_HB1ASEQOFFVAL_HB1_T2OFFCNT_Msk   (0x3f0000UL)
 
#define BDRV_HB1ASEQOFFVAL_HB1_I1OFFVAL_Pos   (8UL)
 
#define BDRV_HB1ASEQOFFVAL_HB1_I1OFFVAL_Msk   (0x3f00UL)
 
#define BDRV_HB1ASEQOFFVAL_HB1_T1OFFCNT_Pos   (0UL)
 
#define BDRV_HB1ASEQOFFVAL_HB1_T1OFFCNT_Msk   (0xffUL)
 
#define BDRV_HB1ASEQONVAL_HB1_ONVALVF_CLR_Pos   (31UL)
 
#define BDRV_HB1ASEQONVAL_HB1_ONVALVF_CLR_Msk   (0x80000000UL)
 
#define BDRV_HB1ASEQONVAL_HB1_ONVALVF_Pos   (30UL)
 
#define BDRV_HB1ASEQONVAL_HB1_ONVALVF_Msk   (0x40000000UL)
 
#define BDRV_HB1ASEQONVAL_HB1_T3MERR_Pos   (22UL)
 
#define BDRV_HB1ASEQONVAL_HB1_T3MERR_Msk   (0x400000UL)
 
#define BDRV_HB1ASEQONVAL_HB1_T3ONCNT_Pos   (16UL)
 
#define BDRV_HB1ASEQONVAL_HB1_T3ONCNT_Msk   (0x3f0000UL)
 
#define BDRV_HB1ASEQONVAL_HB1_I1ONVAL_Pos   (8UL)
 
#define BDRV_HB1ASEQONVAL_HB1_I1ONVAL_Msk   (0x3f00UL)
 
#define BDRV_HB1ASEQONVAL_HB1_T12ONCNT_Pos   (0UL)
 
#define BDRV_HB1ASEQONVAL_HB1_T12ONCNT_Msk   (0xffUL)
 
#define BDRV_HB2ASEQOFFVAL_HB2_OFFVALVF_CLR_Pos   (31UL)
 
#define BDRV_HB2ASEQOFFVAL_HB2_OFFVALVF_CLR_Msk   (0x80000000UL)
 
#define BDRV_HB2ASEQOFFVAL_HB2_OFFVALVF_Pos   (30UL)
 
#define BDRV_HB2ASEQOFFVAL_HB2_OFFVALVF_Msk   (0x40000000UL)
 
#define BDRV_HB2ASEQOFFVAL_HB2_T2MERR_Pos   (22UL)
 
#define BDRV_HB2ASEQOFFVAL_HB2_T2MERR_Msk   (0x400000UL)
 
#define BDRV_HB2ASEQOFFVAL_HB2_T2OFFCNT_Pos   (16UL)
 
#define BDRV_HB2ASEQOFFVAL_HB2_T2OFFCNT_Msk   (0x3f0000UL)
 
#define BDRV_HB2ASEQOFFVAL_HB2_I1OFFVAL_Pos   (8UL)
 
#define BDRV_HB2ASEQOFFVAL_HB2_I1OFFVAL_Msk   (0x3f00UL)
 
#define BDRV_HB2ASEQOFFVAL_HB2_T1OFFCNT_Pos   (0UL)
 
#define BDRV_HB2ASEQOFFVAL_HB2_T1OFFCNT_Msk   (0xffUL)
 
#define BDRV_HB2ASEQONVAL_HB2_ONVALVF_CLR_Pos   (31UL)
 
#define BDRV_HB2ASEQONVAL_HB2_ONVALVF_CLR_Msk   (0x80000000UL)
 
#define BDRV_HB2ASEQONVAL_HB2_ONVALVF_Pos   (30UL)
 
#define BDRV_HB2ASEQONVAL_HB2_ONVALVF_Msk   (0x40000000UL)
 
#define BDRV_HB2ASEQONVAL_HB2_T3MERR_Pos   (22UL)
 
#define BDRV_HB2ASEQONVAL_HB2_T3MERR_Msk   (0x400000UL)
 
#define BDRV_HB2ASEQONVAL_HB2_T3ONCNT_Pos   (16UL)
 
#define BDRV_HB2ASEQONVAL_HB2_T3ONCNT_Msk   (0x3f0000UL)
 
#define BDRV_HB2ASEQONVAL_HB2_I1ONVAL_Pos   (8UL)
 
#define BDRV_HB2ASEQONVAL_HB2_I1ONVAL_Msk   (0x3f00UL)
 
#define BDRV_HB2ASEQONVAL_HB2_T12ONCNT_Pos   (0UL)
 
#define BDRV_HB2ASEQONVAL_HB2_T12ONCNT_Msk   (0xffUL)
 
#define BDRV_IGATECLMPOFFC_HB2AF_ICLMPOFF_Pos   (24UL)
 
#define BDRV_IGATECLMPOFFC_HB2AF_ICLMPOFF_Msk   (0x3f000000UL)
 
#define BDRV_IGATECLMPOFFC_HB1AF_ICLMPOFF_Pos   (16UL)
 
#define BDRV_IGATECLMPOFFC_HB1AF_ICLMPOFF_Msk   (0x3f0000UL)
 
#define BDRV_IGATECLMPOFFC_HB2_ICLMPOFF_Pos   (8UL)
 
#define BDRV_IGATECLMPOFFC_HB2_ICLMPOFF_Msk   (0x3f00UL)
 
#define BDRV_IGATECLMPOFFC_HB1_ICLMPOFF_Pos   (0UL)
 
#define BDRV_IGATECLMPOFFC_HB1_ICLMPOFF_Msk   (0x3fUL)
 
#define BDRV_IGATECLMPONC_HB2AF_ICLMPON_Pos   (24UL)
 
#define BDRV_IGATECLMPONC_HB2AF_ICLMPON_Msk   (0x3f000000UL)
 
#define BDRV_IGATECLMPONC_HB1AF_ICLMPON_Pos   (16UL)
 
#define BDRV_IGATECLMPONC_HB1AF_ICLMPON_Msk   (0x3f0000UL)
 
#define BDRV_IGATECLMPONC_HB2_ICLMPON_Pos   (8UL)
 
#define BDRV_IGATECLMPONC_HB2_ICLMPON_Msk   (0x3f00UL)
 
#define BDRV_IGATECLMPONC_HB1_ICLMPON_Pos   (0UL)
 
#define BDRV_IGATECLMPONC_HB1_ICLMPON_Msk   (0x3fUL)
 
#define BDRV_IRQCLR_SEQ_ERR_ISC_Pos   (31UL)
 
#define BDRV_IRQCLR_SEQ_ERR_ISC_Msk   (0x80000000UL)
 
#define BDRV_IRQCLR_HS2_OC_ISC_Pos   (30UL)
 
#define BDRV_IRQCLR_HS2_OC_ISC_Msk   (0x40000000UL)
 
#define BDRV_IRQCLR_HS2_DS_SC_Pos   (29UL)
 
#define BDRV_IRQCLR_HS2_DS_SC_Msk   (0x20000000UL)
 
#define BDRV_IRQCLR_HS2_DS_ISC_Pos   (28UL)
 
#define BDRV_IRQCLR_HS2_DS_ISC_Msk   (0x10000000UL)
 
#define BDRV_IRQCLR_HS1_OC_ISC_Pos   (22UL)
 
#define BDRV_IRQCLR_HS1_OC_ISC_Msk   (0x400000UL)
 
#define BDRV_IRQCLR_HS1_DS_SC_Pos   (21UL)
 
#define BDRV_IRQCLR_HS1_DS_SC_Msk   (0x200000UL)
 
#define BDRV_IRQCLR_HS1_DS_ISC_Pos   (20UL)
 
#define BDRV_IRQCLR_HS1_DS_ISC_Msk   (0x100000UL)
 
#define BDRV_IRQCLR_LS2_OC_ISC_Pos   (14UL)
 
#define BDRV_IRQCLR_LS2_OC_ISC_Msk   (0x4000UL)
 
#define BDRV_IRQCLR_LS2_DS_SC_Pos   (13UL)
 
#define BDRV_IRQCLR_LS2_DS_SC_Msk   (0x2000UL)
 
#define BDRV_IRQCLR_LS2_DS_ISC_Pos   (12UL)
 
#define BDRV_IRQCLR_LS2_DS_ISC_Msk   (0x1000UL)
 
#define BDRV_IRQCLR_LS1_OC_ISC_Pos   (6UL)
 
#define BDRV_IRQCLR_LS1_OC_ISC_Msk   (0x40UL)
 
#define BDRV_IRQCLR_LS1_DS_SC_Pos   (5UL)
 
#define BDRV_IRQCLR_LS1_DS_SC_Msk   (0x20UL)
 
#define BDRV_IRQCLR_LS1_DS_ISC_Pos   (4UL)
 
#define BDRV_IRQCLR_LS1_DS_ISC_Msk   (0x10UL)
 
#define BDRV_IRQCLR_HB2_ASEQ_ISC_Pos   (1UL)
 
#define BDRV_IRQCLR_HB2_ASEQ_ISC_Msk   (0x2UL)
 
#define BDRV_IRQCLR_HB1_ASEQ_ISC_Pos   (0UL)
 
#define BDRV_IRQCLR_HB1_ASEQ_ISC_Msk   (0x1UL)
 
#define BDRV_IRQEN_SEQ_ERR_IEN_Pos   (31UL)
 
#define BDRV_IRQEN_SEQ_ERR_IEN_Msk   (0x80000000UL)
 
#define BDRV_IRQEN_HS2_OC_IEN_Pos   (30UL)
 
#define BDRV_IRQEN_HS2_OC_IEN_Msk   (0x40000000UL)
 
#define BDRV_IRQEN_HS2_DS_IEN_Pos   (28UL)
 
#define BDRV_IRQEN_HS2_DS_IEN_Msk   (0x10000000UL)
 
#define BDRV_IRQEN_HS1_OC_IEN_Pos   (22UL)
 
#define BDRV_IRQEN_HS1_OC_IEN_Msk   (0x400000UL)
 
#define BDRV_IRQEN_HS1_DS_IEN_Pos   (20UL)
 
#define BDRV_IRQEN_HS1_DS_IEN_Msk   (0x100000UL)
 
#define BDRV_IRQEN_LS2_OC_IEN_Pos   (14UL)
 
#define BDRV_IRQEN_LS2_OC_IEN_Msk   (0x4000UL)
 
#define BDRV_IRQEN_LS2_DS_IEN_Pos   (12UL)
 
#define BDRV_IRQEN_LS2_DS_IEN_Msk   (0x1000UL)
 
#define BDRV_IRQEN_LS1_OC_IEN_Pos   (6UL)
 
#define BDRV_IRQEN_LS1_OC_IEN_Msk   (0x40UL)
 
#define BDRV_IRQEN_LS1_DS_IEN_Pos   (4UL)
 
#define BDRV_IRQEN_LS1_DS_IEN_Msk   (0x10UL)
 
#define BDRV_IRQEN_HB2_ASEQ_IEN_Pos   (1UL)
 
#define BDRV_IRQEN_HB2_ASEQ_IEN_Msk   (0x2UL)
 
#define BDRV_IRQEN_HB1_ASEQ_IEN_Pos   (0UL)
 
#define BDRV_IRQEN_HB1_ASEQ_IEN_Msk   (0x1UL)
 
#define BDRV_IRQS_SEQ_ERR_IS_Pos   (31UL)
 
#define BDRV_IRQS_SEQ_ERR_IS_Msk   (0x80000000UL)
 
#define BDRV_IRQS_HS2_OC_IS_Pos   (30UL)
 
#define BDRV_IRQS_HS2_OC_IS_Msk   (0x40000000UL)
 
#define BDRV_IRQS_HS2_DS_STS_Pos   (29UL)
 
#define BDRV_IRQS_HS2_DS_STS_Msk   (0x20000000UL)
 
#define BDRV_IRQS_HS2_DS_IS_Pos   (28UL)
 
#define BDRV_IRQS_HS2_DS_IS_Msk   (0x10000000UL)
 
#define BDRV_IRQS_HS1_OC_IS_Pos   (22UL)
 
#define BDRV_IRQS_HS1_OC_IS_Msk   (0x400000UL)
 
#define BDRV_IRQS_HS1_DS_STS_Pos   (21UL)
 
#define BDRV_IRQS_HS1_DS_STS_Msk   (0x200000UL)
 
#define BDRV_IRQS_HS1_DS_IS_Pos   (20UL)
 
#define BDRV_IRQS_HS1_DS_IS_Msk   (0x100000UL)
 
#define BDRV_IRQS_LS2_OC_IS_Pos   (14UL)
 
#define BDRV_IRQS_LS2_OC_IS_Msk   (0x4000UL)
 
#define BDRV_IRQS_LS2_DS_STS_Pos   (13UL)
 
#define BDRV_IRQS_LS2_DS_STS_Msk   (0x2000UL)
 
#define BDRV_IRQS_LS2_DS_IS_Pos   (12UL)
 
#define BDRV_IRQS_LS2_DS_IS_Msk   (0x1000UL)
 
#define BDRV_IRQS_LS1_OC_IS_Pos   (6UL)
 
#define BDRV_IRQS_LS1_OC_IS_Msk   (0x40UL)
 
#define BDRV_IRQS_LS1_DS_STS_Pos   (5UL)
 
#define BDRV_IRQS_LS1_DS_STS_Msk   (0x20UL)
 
#define BDRV_IRQS_LS1_DS_IS_Pos   (4UL)
 
#define BDRV_IRQS_LS1_DS_IS_Msk   (0x10UL)
 
#define BDRV_IRQS_HB2_ASEQ_IS_Pos   (1UL)
 
#define BDRV_IRQS_HB2_ASEQ_IS_Msk   (0x2UL)
 
#define BDRV_IRQS_HB1_ASEQ_IS_Pos   (0UL)
 
#define BDRV_IRQS_HB1_ASEQ_IS_Msk   (0x1UL)
 
#define BDRV_OFFASEQTMAX_T1OFFMAX_Pos   (0UL)
 
#define BDRV_OFFASEQTMAX_T1OFFMAX_Msk   (0xffUL)
 
#define BDRV_OFFASEQTMIN_HB2T1OFFADDDLY_Pos   (12UL)
 
#define BDRV_OFFASEQTMIN_HB2T1OFFADDDLY_Msk   (0xf000UL)
 
#define BDRV_OFFASEQTMIN_HB1T1OFFADDDLY_Pos   (8UL)
 
#define BDRV_OFFASEQTMIN_HB1T1OFFADDDLY_Msk   (0xf00UL)
 
#define BDRV_OFFASEQTMIN_T1OFFMIN_Pos   (0UL)
 
#define BDRV_OFFASEQTMIN_T1OFFMIN_Msk   (0xffUL)
 
#define BDRV_OFFSEQHB1IC_HB1_I4OFF_Pos   (24UL)
 
#define BDRV_OFFSEQHB1IC_HB1_I4OFF_Msk   (0x3f000000UL)
 
#define BDRV_OFFSEQHB1IC_HB1_I3OFF_Pos   (16UL)
 
#define BDRV_OFFSEQHB1IC_HB1_I3OFF_Msk   (0x3f0000UL)
 
#define BDRV_OFFSEQHB1IC_HB1_I2OFF_Pos   (8UL)
 
#define BDRV_OFFSEQHB1IC_HB1_I2OFF_Msk   (0x3f00UL)
 
#define BDRV_OFFSEQHB1IC_HB1_I1OFF_Pos   (0UL)
 
#define BDRV_OFFSEQHB1IC_HB1_I1OFF_Msk   (0x3fUL)
 
#define BDRV_OFFSEQHB1TC_HB1_T4OFF_Pos   (24UL)
 
#define BDRV_OFFSEQHB1TC_HB1_T4OFF_Msk   (0xff000000UL)
 
#define BDRV_OFFSEQHB1TC_HB1_T3OFF_Pos   (16UL)
 
#define BDRV_OFFSEQHB1TC_HB1_T3OFF_Msk   (0x3f0000UL)
 
#define BDRV_OFFSEQHB1TC_HB1_T2OFF_Pos   (8UL)
 
#define BDRV_OFFSEQHB1TC_HB1_T2OFF_Msk   (0x3f00UL)
 
#define BDRV_OFFSEQHB1TC_HB1_T1OFF_Pos   (0UL)
 
#define BDRV_OFFSEQHB1TC_HB1_T1OFF_Msk   (0xffUL)
 
#define BDRV_OFFSEQHB2IC_HB2_I4OFF_Pos   (24UL)
 
#define BDRV_OFFSEQHB2IC_HB2_I4OFF_Msk   (0x3f000000UL)
 
#define BDRV_OFFSEQHB2IC_HB2_I3OFF_Pos   (16UL)
 
#define BDRV_OFFSEQHB2IC_HB2_I3OFF_Msk   (0x3f0000UL)
 
#define BDRV_OFFSEQHB2IC_HB2_I2OFF_Pos   (8UL)
 
#define BDRV_OFFSEQHB2IC_HB2_I2OFF_Msk   (0x3f00UL)
 
#define BDRV_OFFSEQHB2IC_HB2_I1OFF_Pos   (0UL)
 
#define BDRV_OFFSEQHB2IC_HB2_I1OFF_Msk   (0x3fUL)
 
#define BDRV_OFFSEQHB2TC_HB2_T4OFF_Pos   (24UL)
 
#define BDRV_OFFSEQHB2TC_HB2_T4OFF_Msk   (0xff000000UL)
 
#define BDRV_OFFSEQHB2TC_HB2_T3OFF_Pos   (16UL)
 
#define BDRV_OFFSEQHB2TC_HB2_T3OFF_Msk   (0x3f0000UL)
 
#define BDRV_OFFSEQHB2TC_HB2_T2OFF_Pos   (8UL)
 
#define BDRV_OFFSEQHB2TC_HB2_T2OFF_Msk   (0x3f00UL)
 
#define BDRV_OFFSEQHB2TC_HB2_T1OFF_Pos   (0UL)
 
#define BDRV_OFFSEQHB2TC_HB2_T1OFF_Msk   (0xffUL)
 
#define BDRV_ONASEQTMAX_T12ONMAX_Pos   (0UL)
 
#define BDRV_ONASEQTMAX_T12ONMAX_Msk   (0xffUL)
 
#define BDRV_ONASEQTMIN_T12ONMIN_Pos   (0UL)
 
#define BDRV_ONASEQTMIN_T12ONMIN_Msk   (0xffUL)
 
#define BDRV_ONSEQHB1IC_HB1_I4ON_Pos   (24UL)
 
#define BDRV_ONSEQHB1IC_HB1_I4ON_Msk   (0x3f000000UL)
 
#define BDRV_ONSEQHB1IC_HB1_I3ON_Pos   (16UL)
 
#define BDRV_ONSEQHB1IC_HB1_I3ON_Msk   (0x3f0000UL)
 
#define BDRV_ONSEQHB1IC_HB1_I2ON_Pos   (8UL)
 
#define BDRV_ONSEQHB1IC_HB1_I2ON_Msk   (0x3f00UL)
 
#define BDRV_ONSEQHB1IC_HB1_I1ON_Pos   (0UL)
 
#define BDRV_ONSEQHB1IC_HB1_I1ON_Msk   (0x3fUL)
 
#define BDRV_ONSEQHB1TC_HB1_T4ON_Pos   (24UL)
 
#define BDRV_ONSEQHB1TC_HB1_T4ON_Msk   (0xff000000UL)
 
#define BDRV_ONSEQHB1TC_HB1_T3ON_Pos   (16UL)
 
#define BDRV_ONSEQHB1TC_HB1_T3ON_Msk   (0x3f0000UL)
 
#define BDRV_ONSEQHB1TC_HB1_T2ON_Pos   (8UL)
 
#define BDRV_ONSEQHB1TC_HB1_T2ON_Msk   (0x3f00UL)
 
#define BDRV_ONSEQHB1TC_HB1_T1ON_Pos   (0UL)
 
#define BDRV_ONSEQHB1TC_HB1_T1ON_Msk   (0xffUL)
 
#define BDRV_ONSEQHB2IC_HB2_I4ON_Pos   (24UL)
 
#define BDRV_ONSEQHB2IC_HB2_I4ON_Msk   (0x3f000000UL)
 
#define BDRV_ONSEQHB2IC_HB2_I3ON_Pos   (16UL)
 
#define BDRV_ONSEQHB2IC_HB2_I3ON_Msk   (0x3f0000UL)
 
#define BDRV_ONSEQHB2IC_HB2_I2ON_Pos   (8UL)
 
#define BDRV_ONSEQHB2IC_HB2_I2ON_Msk   (0x3f00UL)
 
#define BDRV_ONSEQHB2IC_HB2_I1ON_Pos   (0UL)
 
#define BDRV_ONSEQHB2IC_HB2_I1ON_Msk   (0x3fUL)
 
#define BDRV_ONSEQHB2TC_HB2_T4ON_Pos   (24UL)
 
#define BDRV_ONSEQHB2TC_HB2_T4ON_Msk   (0xff000000UL)
 
#define BDRV_ONSEQHB2TC_HB2_T3ON_Pos   (16UL)
 
#define BDRV_ONSEQHB2TC_HB2_T3ON_Msk   (0x3f0000UL)
 
#define BDRV_ONSEQHB2TC_HB2_T2ON_Pos   (8UL)
 
#define BDRV_ONSEQHB2TC_HB2_T2ON_Msk   (0x3f00UL)
 
#define BDRV_ONSEQHB2TC_HB2_T1ON_Pos   (0UL)
 
#define BDRV_ONSEQHB2TC_HB2_T1ON_Msk   (0xffUL)
 
#define BDRV_PWMSRCSEL_HS2_SRC_SEL_Pos   (19UL)
 
#define BDRV_PWMSRCSEL_HS2_SRC_SEL_Msk   (0x180000UL)
 
#define BDRV_PWMSRCSEL_HS1_SRC_SEL_Pos   (16UL)
 
#define BDRV_PWMSRCSEL_HS1_SRC_SEL_Msk   (0x30000UL)
 
#define BDRV_PWMSRCSEL_LS2_SRC_SEL_Pos   (3UL)
 
#define BDRV_PWMSRCSEL_LS2_SRC_SEL_Msk   (0x18UL)
 
#define BDRV_PWMSRCSEL_LS1_SRC_SEL_Pos   (0UL)
 
#define BDRV_PWMSRCSEL_LS1_SRC_SEL_Msk   (0x3UL)
 
#define BDRV_SEQAFHB1CD_HB1AF_TDICLMPON_Pos   (8UL)
 
#define BDRV_SEQAFHB1CD_HB1AF_TDICLMPON_Msk   (0xff00UL)
 
#define BDRV_SEQAFHB1CD_HB1AF_TDICLMPOFF_Pos   (0UL)
 
#define BDRV_SEQAFHB1CD_HB1AF_TDICLMPOFF_Msk   (0xffUL)
 
#define BDRV_SEQAFHB1IC_HB1AF_ION_Pos   (16UL)
 
#define BDRV_SEQAFHB1IC_HB1AF_ION_Msk   (0x3f0000UL)
 
#define BDRV_SEQAFHB1IC_HB1AF_IOFF_Pos   (0UL)
 
#define BDRV_SEQAFHB1IC_HB1AF_IOFF_Msk   (0x3fUL)
 
#define BDRV_SEQAFHB2CD_HB2AF_TDICLMPON_Pos   (8UL)
 
#define BDRV_SEQAFHB2CD_HB2AF_TDICLMPON_Msk   (0xff00UL)
 
#define BDRV_SEQAFHB2CD_HB2AF_TDICLMPOFF_Pos   (0UL)
 
#define BDRV_SEQAFHB2CD_HB2AF_TDICLMPOFF_Msk   (0xffUL)
 
#define BDRV_SEQAFHB2IC_HB2AF_ION_Pos   (16UL)
 
#define BDRV_SEQAFHB2IC_HB2AF_ION_Msk   (0x3f0000UL)
 
#define BDRV_SEQAFHB2IC_HB2AF_IOFF_Pos   (0UL)
 
#define BDRV_SEQAFHB2IC_HB2AF_IOFF_Msk   (0x3fUL)
 
#define BDRV_SEQMAP_HB2_SEQMAP_Pos   (2UL)
 
#define BDRV_SEQMAP_HB2_SEQMAP_Msk   (0x4UL)
 
#define BDRV_SEQMAP_HB1_SEQMAP_Pos   (0UL)
 
#define BDRV_SEQMAP_HB1_SEQMAP_Msk   (0x1UL)
 
#define BDRV_TRIM_DRVx_CPLOW_TFILT_SEL_Pos   (28UL)
 
#define BDRV_TRIM_DRVx_CPLOW_TFILT_SEL_Msk   (0x30000000UL)
 
#define BDRV_TRIM_DRVx_HS2DRV_OCSDN_DIS_Pos   (25UL)
 
#define BDRV_TRIM_DRVx_HS2DRV_OCSDN_DIS_Msk   (0x2000000UL)
 
#define BDRV_TRIM_DRVx_HS1DRV_OCSDN_DIS_Pos   (24UL)
 
#define BDRV_TRIM_DRVx_HS1DRV_OCSDN_DIS_Msk   (0x1000000UL)
 
#define BDRV_TRIM_DRVx_HS2DRV_FDISCHG_DIS_Pos   (21UL)
 
#define BDRV_TRIM_DRVx_HS2DRV_FDISCHG_DIS_Msk   (0x200000UL)
 
#define BDRV_TRIM_DRVx_HS1DRV_FDISCHG_DIS_Pos   (20UL)
 
#define BDRV_TRIM_DRVx_HS1DRV_FDISCHG_DIS_Msk   (0x100000UL)
 
#define BDRV_TRIM_DRVx_HSDRV_DS_TFILT_SEL_Pos   (18UL)
 
#define BDRV_TRIM_DRVx_HSDRV_DS_TFILT_SEL_Msk   (0xc0000UL)
 
#define BDRV_TRIM_DRVx_LS2DRV_OCSDN_DIS_Pos   (15UL)
 
#define BDRV_TRIM_DRVx_LS2DRV_OCSDN_DIS_Msk   (0x8000UL)
 
#define BDRV_TRIM_DRVx_LS1DRV_OCSDN_DIS_Pos   (14UL)
 
#define BDRV_TRIM_DRVx_LS1DRV_OCSDN_DIS_Msk   (0x4000UL)
 
#define BDRV_TRIM_DRVx_LS2DRV_FDISCHG_DIS_Pos   (11UL)
 
#define BDRV_TRIM_DRVx_LS2DRV_FDISCHG_DIS_Msk   (0x800UL)
 
#define BDRV_TRIM_DRVx_LS1DRV_FDISCHG_DIS_Pos   (10UL)
 
#define BDRV_TRIM_DRVx_LS1DRV_FDISCHG_DIS_Msk   (0x400UL)
 
#define BDRV_TRIM_DRVx_LSDRV_DS_TFILT_SEL_Pos   (8UL)
 
#define BDRV_TRIM_DRVx_LSDRV_DS_TFILT_SEL_Msk   (0x300UL)
 
#define BDRV_TRIM_DRVx_LS_HS_BT_TFILT_SEL_Pos   (0UL)
 
#define BDRV_TRIM_DRVx_LS_HS_BT_TFILT_SEL_Msk   (0x3UL)
 
#define CCU6_CC60R_CCV_Pos   (0UL)
 
#define CCU6_CC60R_CCV_Msk   (0xffffUL)
 
#define CCU6_CC60SR_CCS_Pos   (0UL)
 
#define CCU6_CC60SR_CCS_Msk   (0xffffUL)
 
#define CCU6_CC61R_CCV_Pos   (0UL)
 
#define CCU6_CC61R_CCV_Msk   (0xffffUL)
 
#define CCU6_CC61SR_CCS_Pos   (0UL)
 
#define CCU6_CC61SR_CCS_Msk   (0xffffUL)
 
#define CCU6_CC62R_CCV_Pos   (0UL)
 
#define CCU6_CC62R_CCV_Msk   (0xffffUL)
 
#define CCU6_CC62SR_CCS_Pos   (0UL)
 
#define CCU6_CC62SR_CCS_Msk   (0xffffUL)
 
#define CCU6_CC63R_CCV_Pos   (0UL)
 
#define CCU6_CC63R_CCV_Msk   (0xffffUL)
 
#define CCU6_CC63SR_CCS_Pos   (0UL)
 
#define CCU6_CC63SR_CCS_Msk   (0xffffUL)
 
#define CCU6_CMPMODIF_MCC63R_Pos   (14UL)
 
#define CCU6_CMPMODIF_MCC63R_Msk   (0x4000UL)
 
#define CCU6_CMPMODIF_MCC62R_Pos   (10UL)
 
#define CCU6_CMPMODIF_MCC62R_Msk   (0x400UL)
 
#define CCU6_CMPMODIF_MCC61R_Pos   (9UL)
 
#define CCU6_CMPMODIF_MCC61R_Msk   (0x200UL)
 
#define CCU6_CMPMODIF_MCC60R_Pos   (8UL)
 
#define CCU6_CMPMODIF_MCC60R_Msk   (0x100UL)
 
#define CCU6_CMPMODIF_MCC63S_Pos   (6UL)
 
#define CCU6_CMPMODIF_MCC63S_Msk   (0x40UL)
 
#define CCU6_CMPMODIF_MCC62S_Pos   (2UL)
 
#define CCU6_CMPMODIF_MCC62S_Msk   (0x4UL)
 
#define CCU6_CMPMODIF_MCC61S_Pos   (1UL)
 
#define CCU6_CMPMODIF_MCC61S_Msk   (0x2UL)
 
#define CCU6_CMPMODIF_MCC60S_Pos   (0UL)
 
#define CCU6_CMPMODIF_MCC60S_Msk   (0x1UL)
 
#define CCU6_CMPSTAT_T13IM_Pos   (15UL)
 
#define CCU6_CMPSTAT_T13IM_Msk   (0x8000UL)
 
#define CCU6_CMPSTAT_COUT63PS_Pos   (14UL)
 
#define CCU6_CMPSTAT_COUT63PS_Msk   (0x4000UL)
 
#define CCU6_CMPSTAT_COUT62PS_Pos   (13UL)
 
#define CCU6_CMPSTAT_COUT62PS_Msk   (0x2000UL)
 
#define CCU6_CMPSTAT_CC62PS_Pos   (12UL)
 
#define CCU6_CMPSTAT_CC62PS_Msk   (0x1000UL)
 
#define CCU6_CMPSTAT_COUT61PS_Pos   (11UL)
 
#define CCU6_CMPSTAT_COUT61PS_Msk   (0x800UL)
 
#define CCU6_CMPSTAT_CC61PS_Pos   (10UL)
 
#define CCU6_CMPSTAT_CC61PS_Msk   (0x400UL)
 
#define CCU6_CMPSTAT_COUT60PS_Pos   (9UL)
 
#define CCU6_CMPSTAT_COUT60PS_Msk   (0x200UL)
 
#define CCU6_CMPSTAT_CC60PS_Pos   (8UL)
 
#define CCU6_CMPSTAT_CC60PS_Msk   (0x100UL)
 
#define CCU6_CMPSTAT_CC63ST_Pos   (6UL)
 
#define CCU6_CMPSTAT_CC63ST_Msk   (0x40UL)
 
#define CCU6_CMPSTAT_CCPOS2_Pos   (5UL)
 
#define CCU6_CMPSTAT_CCPOS2_Msk   (0x20UL)
 
#define CCU6_CMPSTAT_CCPOS1_Pos   (4UL)
 
#define CCU6_CMPSTAT_CCPOS1_Msk   (0x10UL)
 
#define CCU6_CMPSTAT_CCPOS0_Pos   (3UL)
 
#define CCU6_CMPSTAT_CCPOS0_Msk   (0x8UL)
 
#define CCU6_CMPSTAT_CC62ST_Pos   (2UL)
 
#define CCU6_CMPSTAT_CC62ST_Msk   (0x4UL)
 
#define CCU6_CMPSTAT_CC61ST_Pos   (1UL)
 
#define CCU6_CMPSTAT_CC61ST_Msk   (0x2UL)
 
#define CCU6_CMPSTAT_CC60ST_Pos   (0UL)
 
#define CCU6_CMPSTAT_CC60ST_Msk   (0x1UL)
 
#define CCU6_IEN_ENSTR_Pos   (15UL)
 
#define CCU6_IEN_ENSTR_Msk   (0x8000UL)
 
#define CCU6_IEN_ENIDLE_Pos   (14UL)
 
#define CCU6_IEN_ENIDLE_Msk   (0x4000UL)
 
#define CCU6_IEN_ENWHE_Pos   (13UL)
 
#define CCU6_IEN_ENWHE_Msk   (0x2000UL)
 
#define CCU6_IEN_ENCHE_Pos   (12UL)
 
#define CCU6_IEN_ENCHE_Msk   (0x1000UL)
 
#define CCU6_IEN_ENTRPF_Pos   (10UL)
 
#define CCU6_IEN_ENTRPF_Msk   (0x400UL)
 
#define CCU6_IEN_ENT13PM_Pos   (9UL)
 
#define CCU6_IEN_ENT13PM_Msk   (0x200UL)
 
#define CCU6_IEN_ENT13CM_Pos   (8UL)
 
#define CCU6_IEN_ENT13CM_Msk   (0x100UL)
 
#define CCU6_IEN_ENT12PM_Pos   (7UL)
 
#define CCU6_IEN_ENT12PM_Msk   (0x80UL)
 
#define CCU6_IEN_ENT12OM_Pos   (6UL)
 
#define CCU6_IEN_ENT12OM_Msk   (0x40UL)
 
#define CCU6_IEN_ENCC62F_Pos   (5UL)
 
#define CCU6_IEN_ENCC62F_Msk   (0x20UL)
 
#define CCU6_IEN_ENCC62R_Pos   (4UL)
 
#define CCU6_IEN_ENCC62R_Msk   (0x10UL)
 
#define CCU6_IEN_ENCC61F_Pos   (3UL)
 
#define CCU6_IEN_ENCC61F_Msk   (0x8UL)
 
#define CCU6_IEN_ENCC61R_Pos   (2UL)
 
#define CCU6_IEN_ENCC61R_Msk   (0x4UL)
 
#define CCU6_IEN_ENCC60F_Pos   (1UL)
 
#define CCU6_IEN_ENCC60F_Msk   (0x2UL)
 
#define CCU6_IEN_ENCC60R_Pos   (0UL)
 
#define CCU6_IEN_ENCC60R_Msk   (0x1UL)
 
#define CCU6_INP_INPT13_Pos   (12UL)
 
#define CCU6_INP_INPT13_Msk   (0x3000UL)
 
#define CCU6_INP_INPT12_Pos   (10UL)
 
#define CCU6_INP_INPT12_Msk   (0xc00UL)
 
#define CCU6_INP_INPERR_Pos   (8UL)
 
#define CCU6_INP_INPERR_Msk   (0x300UL)
 
#define CCU6_INP_INPCHE_Pos   (6UL)
 
#define CCU6_INP_INPCHE_Msk   (0xc0UL)
 
#define CCU6_INP_INPCC62_Pos   (4UL)
 
#define CCU6_INP_INPCC62_Msk   (0x30UL)
 
#define CCU6_INP_INPCC61_Pos   (2UL)
 
#define CCU6_INP_INPCC61_Msk   (0xcUL)
 
#define CCU6_INP_INPCC60_Pos   (0UL)
 
#define CCU6_INP_INPCC60_Msk   (0x3UL)
 
#define CCU6_IS_STR_Pos   (15UL)
 
#define CCU6_IS_STR_Msk   (0x8000UL)
 
#define CCU6_IS_IDLE_Pos   (14UL)
 
#define CCU6_IS_IDLE_Msk   (0x4000UL)
 
#define CCU6_IS_WHE_Pos   (13UL)
 
#define CCU6_IS_WHE_Msk   (0x2000UL)
 
#define CCU6_IS_CHE_Pos   (12UL)
 
#define CCU6_IS_CHE_Msk   (0x1000UL)
 
#define CCU6_IS_TRPS_Pos   (11UL)
 
#define CCU6_IS_TRPS_Msk   (0x800UL)
 
#define CCU6_IS_TRPF_Pos   (10UL)
 
#define CCU6_IS_TRPF_Msk   (0x400UL)
 
#define CCU6_IS_T13PM_Pos   (9UL)
 
#define CCU6_IS_T13PM_Msk   (0x200UL)
 
#define CCU6_IS_T13CM_Pos   (8UL)
 
#define CCU6_IS_T13CM_Msk   (0x100UL)
 
#define CCU6_IS_T12PM_Pos   (7UL)
 
#define CCU6_IS_T12PM_Msk   (0x80UL)
 
#define CCU6_IS_T12OM_Pos   (6UL)
 
#define CCU6_IS_T12OM_Msk   (0x40UL)
 
#define CCU6_IS_ICC62F_Pos   (5UL)
 
#define CCU6_IS_ICC62F_Msk   (0x20UL)
 
#define CCU6_IS_ICC62R_Pos   (4UL)
 
#define CCU6_IS_ICC62R_Msk   (0x10UL)
 
#define CCU6_IS_ICC61F_Pos   (3UL)
 
#define CCU6_IS_ICC61F_Msk   (0x8UL)
 
#define CCU6_IS_ICC61R_Pos   (2UL)
 
#define CCU6_IS_ICC61R_Msk   (0x4UL)
 
#define CCU6_IS_ICC60F_Pos   (1UL)
 
#define CCU6_IS_ICC60F_Msk   (0x2UL)
 
#define CCU6_IS_ICC60R_Pos   (0UL)
 
#define CCU6_IS_ICC60R_Msk   (0x1UL)
 
#define CCU6_ISR_RSTR_Pos   (15UL)
 
#define CCU6_ISR_RSTR_Msk   (0x8000UL)
 
#define CCU6_ISR_RIDLE_Pos   (14UL)
 
#define CCU6_ISR_RIDLE_Msk   (0x4000UL)
 
#define CCU6_ISR_RWHE_Pos   (13UL)
 
#define CCU6_ISR_RWHE_Msk   (0x2000UL)
 
#define CCU6_ISR_RCHE_Pos   (12UL)
 
#define CCU6_ISR_RCHE_Msk   (0x1000UL)
 
#define CCU6_ISR_RTRPF_Pos   (10UL)
 
#define CCU6_ISR_RTRPF_Msk   (0x400UL)
 
#define CCU6_ISR_RT13PM_Pos   (9UL)
 
#define CCU6_ISR_RT13PM_Msk   (0x200UL)
 
#define CCU6_ISR_RT13CM_Pos   (8UL)
 
#define CCU6_ISR_RT13CM_Msk   (0x100UL)
 
#define CCU6_ISR_RT12PM_Pos   (7UL)
 
#define CCU6_ISR_RT12PM_Msk   (0x80UL)
 
#define CCU6_ISR_RT12OM_Pos   (6UL)
 
#define CCU6_ISR_RT12OM_Msk   (0x40UL)
 
#define CCU6_ISR_RCC62F_Pos   (5UL)
 
#define CCU6_ISR_RCC62F_Msk   (0x20UL)
 
#define CCU6_ISR_RCC62R_Pos   (4UL)
 
#define CCU6_ISR_RCC62R_Msk   (0x10UL)
 
#define CCU6_ISR_RCC61F_Pos   (3UL)
 
#define CCU6_ISR_RCC61F_Msk   (0x8UL)
 
#define CCU6_ISR_RCC61R_Pos   (2UL)
 
#define CCU6_ISR_RCC61R_Msk   (0x4UL)
 
#define CCU6_ISR_RCC60F_Pos   (1UL)
 
#define CCU6_ISR_RCC60F_Msk   (0x2UL)
 
#define CCU6_ISR_RCC60R_Pos   (0UL)
 
#define CCU6_ISR_RCC60R_Msk   (0x1UL)
 
#define CCU6_ISS_SSTR_Pos   (15UL)
 
#define CCU6_ISS_SSTR_Msk   (0x8000UL)
 
#define CCU6_ISS_SIDLE_Pos   (14UL)
 
#define CCU6_ISS_SIDLE_Msk   (0x4000UL)
 
#define CCU6_ISS_SWHE_Pos   (13UL)
 
#define CCU6_ISS_SWHE_Msk   (0x2000UL)
 
#define CCU6_ISS_SCHE_Pos   (12UL)
 
#define CCU6_ISS_SCHE_Msk   (0x1000UL)
 
#define CCU6_ISS_SWHC_Pos   (11UL)
 
#define CCU6_ISS_SWHC_Msk   (0x800UL)
 
#define CCU6_ISS_STRPF_Pos   (10UL)
 
#define CCU6_ISS_STRPF_Msk   (0x400UL)
 
#define CCU6_ISS_ST13PM_Pos   (9UL)
 
#define CCU6_ISS_ST13PM_Msk   (0x200UL)
 
#define CCU6_ISS_ST13CM_Pos   (8UL)
 
#define CCU6_ISS_ST13CM_Msk   (0x100UL)
 
#define CCU6_ISS_ST12PM_Pos   (7UL)
 
#define CCU6_ISS_ST12PM_Msk   (0x80UL)
 
#define CCU6_ISS_ST12OM_Pos   (6UL)
 
#define CCU6_ISS_ST12OM_Msk   (0x40UL)
 
#define CCU6_ISS_SCC62F_Pos   (5UL)
 
#define CCU6_ISS_SCC62F_Msk   (0x20UL)
 
#define CCU6_ISS_SCC62R_Pos   (4UL)
 
#define CCU6_ISS_SCC62R_Msk   (0x10UL)
 
#define CCU6_ISS_SCC61F_Pos   (3UL)
 
#define CCU6_ISS_SCC61F_Msk   (0x8UL)
 
#define CCU6_ISS_SCC61R_Pos   (2UL)
 
#define CCU6_ISS_SCC61R_Msk   (0x4UL)
 
#define CCU6_ISS_SCC60F_Pos   (1UL)
 
#define CCU6_ISS_SCC60F_Msk   (0x2UL)
 
#define CCU6_ISS_SCC60R_Pos   (0UL)
 
#define CCU6_ISS_SCC60R_Msk   (0x1UL)
 
#define CCU6_MCMCTR_STE13U_Pos   (10UL)
 
#define CCU6_MCMCTR_STE13U_Msk   (0x400UL)
 
#define CCU6_MCMCTR_STE12D_Pos   (9UL)
 
#define CCU6_MCMCTR_STE12D_Msk   (0x200UL)
 
#define CCU6_MCMCTR_STE12U_Pos   (8UL)
 
#define CCU6_MCMCTR_STE12U_Msk   (0x100UL)
 
#define CCU6_MCMCTR_SWSYN_Pos   (4UL)
 
#define CCU6_MCMCTR_SWSYN_Msk   (0x30UL)
 
#define CCU6_MCMCTR_SWSEL_Pos   (0UL)
 
#define CCU6_MCMCTR_SWSEL_Msk   (0x7UL)
 
#define CCU6_MCMOUT_CURH_Pos   (11UL)
 
#define CCU6_MCMOUT_CURH_Msk   (0x3800UL)
 
#define CCU6_MCMOUT_EXPH_Pos   (8UL)
 
#define CCU6_MCMOUT_EXPH_Msk   (0x700UL)
 
#define CCU6_MCMOUT_R_Pos   (6UL)
 
#define CCU6_MCMOUT_R_Msk   (0x40UL)
 
#define CCU6_MCMOUT_MCMP_Pos   (0UL)
 
#define CCU6_MCMOUT_MCMP_Msk   (0x3fUL)
 
#define CCU6_MCMOUTS_STRHP_Pos   (15UL)
 
#define CCU6_MCMOUTS_STRHP_Msk   (0x8000UL)
 
#define CCU6_MCMOUTS_CURHS_Pos   (11UL)
 
#define CCU6_MCMOUTS_CURHS_Msk   (0x3800UL)
 
#define CCU6_MCMOUTS_EXPHS_Pos   (8UL)
 
#define CCU6_MCMOUTS_EXPHS_Msk   (0x700UL)
 
#define CCU6_MCMOUTS_STRMCM_Pos   (7UL)
 
#define CCU6_MCMOUTS_STRMCM_Msk   (0x80UL)
 
#define CCU6_MCMOUTS_MCMPS_Pos   (0UL)
 
#define CCU6_MCMOUTS_MCMPS_Msk   (0x3fUL)
 
#define CCU6_MODCTR_ECT13O_Pos   (15UL)
 
#define CCU6_MODCTR_ECT13O_Msk   (0x8000UL)
 
#define CCU6_MODCTR_T13MODEN_Pos   (8UL)
 
#define CCU6_MODCTR_T13MODEN_Msk   (0x3f00UL)
 
#define CCU6_MODCTR_MCMEN_Pos   (7UL)
 
#define CCU6_MODCTR_MCMEN_Msk   (0x80UL)
 
#define CCU6_MODCTR_T12MODEN_Pos   (0UL)
 
#define CCU6_MODCTR_T12MODEN_Msk   (0x3fUL)
 
#define CCU6_PISEL0_IST12HR_Pos   (14UL)
 
#define CCU6_PISEL0_IST12HR_Msk   (0xc000UL)
 
#define CCU6_PISEL0_ISPOS2_Pos   (12UL)
 
#define CCU6_PISEL0_ISPOS2_Msk   (0x3000UL)
 
#define CCU6_PISEL0_ISPOS1_Pos   (10UL)
 
#define CCU6_PISEL0_ISPOS1_Msk   (0xc00UL)
 
#define CCU6_PISEL0_ISPOS0_Pos   (8UL)
 
#define CCU6_PISEL0_ISPOS0_Msk   (0x300UL)
 
#define CCU6_PISEL0_ISTRP_Pos   (6UL)
 
#define CCU6_PISEL0_ISTRP_Msk   (0xc0UL)
 
#define CCU6_PISEL0_ISCC62_Pos   (4UL)
 
#define CCU6_PISEL0_ISCC62_Msk   (0x30UL)
 
#define CCU6_PISEL0_ISCC61_Pos   (2UL)
 
#define CCU6_PISEL0_ISCC61_Msk   (0xcUL)
 
#define CCU6_PISEL0_ISCC60_Pos   (0UL)
 
#define CCU6_PISEL0_ISCC60_Msk   (0x3UL)
 
#define CCU6_PISEL2_T13EXT_Pos   (7UL)
 
#define CCU6_PISEL2_T13EXT_Msk   (0x80UL)
 
#define CCU6_PISEL2_T12EXT_Pos   (6UL)
 
#define CCU6_PISEL2_T12EXT_Msk   (0x40UL)
 
#define CCU6_PISEL2_ISCNT13_Pos   (4UL)
 
#define CCU6_PISEL2_ISCNT13_Msk   (0x30UL)
 
#define CCU6_PISEL2_ISCNT12_Pos   (2UL)
 
#define CCU6_PISEL2_ISCNT12_Msk   (0xcUL)
 
#define CCU6_PISEL2_IST13HR_Pos   (0UL)
 
#define CCU6_PISEL2_IST13HR_Msk   (0x3UL)
 
#define CCU6_PSLR_PSL63_Pos   (7UL)
 
#define CCU6_PSLR_PSL63_Msk   (0x80UL)
 
#define CCU6_PSLR_PSL_Pos   (0UL)
 
#define CCU6_PSLR_PSL_Msk   (0x3fUL)
 
#define CCU6_T12_T12CV_Pos   (0UL)
 
#define CCU6_T12_T12CV_Msk   (0xffffUL)
 
#define CCU6_T12DTC_DTR2_Pos   (14UL)
 
#define CCU6_T12DTC_DTR2_Msk   (0x4000UL)
 
#define CCU6_T12DTC_DTR1_Pos   (13UL)
 
#define CCU6_T12DTC_DTR1_Msk   (0x2000UL)
 
#define CCU6_T12DTC_DTR0_Pos   (12UL)
 
#define CCU6_T12DTC_DTR0_Msk   (0x1000UL)
 
#define CCU6_T12DTC_DTE2_Pos   (10UL)
 
#define CCU6_T12DTC_DTE2_Msk   (0x400UL)
 
#define CCU6_T12DTC_DTE1_Pos   (9UL)
 
#define CCU6_T12DTC_DTE1_Msk   (0x200UL)
 
#define CCU6_T12DTC_DTE0_Pos   (8UL)
 
#define CCU6_T12DTC_DTE0_Msk   (0x100UL)
 
#define CCU6_T12DTC_DTM_Pos   (0UL)
 
#define CCU6_T12DTC_DTM_Msk   (0xffUL)
 
#define CCU6_T12MSEL_DBYP_Pos   (15UL)
 
#define CCU6_T12MSEL_DBYP_Msk   (0x8000UL)
 
#define CCU6_T12MSEL_HSYNC_Pos   (12UL)
 
#define CCU6_T12MSEL_HSYNC_Msk   (0x7000UL)
 
#define CCU6_T12MSEL_MSEL62_Pos   (8UL)
 
#define CCU6_T12MSEL_MSEL62_Msk   (0xf00UL)
 
#define CCU6_T12MSEL_MSEL61_Pos   (4UL)
 
#define CCU6_T12MSEL_MSEL61_Msk   (0xf0UL)
 
#define CCU6_T12MSEL_MSEL60_Pos   (0UL)
 
#define CCU6_T12MSEL_MSEL60_Msk   (0xfUL)
 
#define CCU6_T12PR_T12PV_Pos   (0UL)
 
#define CCU6_T12PR_T12PV_Msk   (0xffffUL)
 
#define CCU6_T13_T13CV_Pos   (0UL)
 
#define CCU6_T13_T13CV_Msk   (0xffffUL)
 
#define CCU6_T13PR_T13PV_Pos   (0UL)
 
#define CCU6_T13PR_T13PV_Msk   (0xffffUL)
 
#define CCU6_TCTR0_STE13_Pos   (13UL)
 
#define CCU6_TCTR0_STE13_Msk   (0x2000UL)
 
#define CCU6_TCTR0_T13R_Pos   (12UL)
 
#define CCU6_TCTR0_T13R_Msk   (0x1000UL)
 
#define CCU6_TCTR0_T13PRE_Pos   (11UL)
 
#define CCU6_TCTR0_T13PRE_Msk   (0x800UL)
 
#define CCU6_TCTR0_T13CLK_Pos   (8UL)
 
#define CCU6_TCTR0_T13CLK_Msk   (0x700UL)
 
#define CCU6_TCTR0_CTM_Pos   (7UL)
 
#define CCU6_TCTR0_CTM_Msk   (0x80UL)
 
#define CCU6_TCTR0_CDIR_Pos   (6UL)
 
#define CCU6_TCTR0_CDIR_Msk   (0x40UL)
 
#define CCU6_TCTR0_STE12_Pos   (5UL)
 
#define CCU6_TCTR0_STE12_Msk   (0x20UL)
 
#define CCU6_TCTR0_T12R_Pos   (4UL)
 
#define CCU6_TCTR0_T12R_Msk   (0x10UL)
 
#define CCU6_TCTR0_T12PRE_Pos   (3UL)
 
#define CCU6_TCTR0_T12PRE_Msk   (0x8UL)
 
#define CCU6_TCTR0_T12CLK_Pos   (0UL)
 
#define CCU6_TCTR0_T12CLK_Msk   (0x7UL)
 
#define CCU6_TCTR2_T13RSEL_Pos   (10UL)
 
#define CCU6_TCTR2_T13RSEL_Msk   (0xc00UL)
 
#define CCU6_TCTR2_T12RSEL_Pos   (8UL)
 
#define CCU6_TCTR2_T12RSEL_Msk   (0x300UL)
 
#define CCU6_TCTR2_T13TED_Pos   (5UL)
 
#define CCU6_TCTR2_T13TED_Msk   (0x60UL)
 
#define CCU6_TCTR2_T13TEC_Pos   (2UL)
 
#define CCU6_TCTR2_T13TEC_Msk   (0x1cUL)
 
#define CCU6_TCTR2_T13SSC_Pos   (1UL)
 
#define CCU6_TCTR2_T13SSC_Msk   (0x2UL)
 
#define CCU6_TCTR2_T12SSC_Pos   (0UL)
 
#define CCU6_TCTR2_T12SSC_Msk   (0x1UL)
 
#define CCU6_TCTR4_T13STD_Pos   (15UL)
 
#define CCU6_TCTR4_T13STD_Msk   (0x8000UL)
 
#define CCU6_TCTR4_T13STR_Pos   (14UL)
 
#define CCU6_TCTR4_T13STR_Msk   (0x4000UL)
 
#define CCU6_TCTR4_T13CNT_Pos   (13UL)
 
#define CCU6_TCTR4_T13CNT_Msk   (0x2000UL)
 
#define CCU6_TCTR4_T13RES_Pos   (10UL)
 
#define CCU6_TCTR4_T13RES_Msk   (0x400UL)
 
#define CCU6_TCTR4_T13RS_Pos   (9UL)
 
#define CCU6_TCTR4_T13RS_Msk   (0x200UL)
 
#define CCU6_TCTR4_T13RR_Pos   (8UL)
 
#define CCU6_TCTR4_T13RR_Msk   (0x100UL)
 
#define CCU6_TCTR4_T12STD_Pos   (7UL)
 
#define CCU6_TCTR4_T12STD_Msk   (0x80UL)
 
#define CCU6_TCTR4_T12STR_Pos   (6UL)
 
#define CCU6_TCTR4_T12STR_Msk   (0x40UL)
 
#define CCU6_TCTR4_T12CNT_Pos   (5UL)
 
#define CCU6_TCTR4_T12CNT_Msk   (0x20UL)
 
#define CCU6_TCTR4_DTRES_Pos   (3UL)
 
#define CCU6_TCTR4_DTRES_Msk   (0x8UL)
 
#define CCU6_TCTR4_T12RES_Pos   (2UL)
 
#define CCU6_TCTR4_T12RES_Msk   (0x4UL)
 
#define CCU6_TCTR4_T12RS_Pos   (1UL)
 
#define CCU6_TCTR4_T12RS_Msk   (0x2UL)
 
#define CCU6_TCTR4_T12RR_Pos   (0UL)
 
#define CCU6_TCTR4_T12RR_Msk   (0x1UL)
 
#define CCU6_TRPCTR_TRPPEN_Pos   (15UL)
 
#define CCU6_TRPCTR_TRPPEN_Msk   (0x8000UL)
 
#define CCU6_TRPCTR_TRPEN13_Pos   (14UL)
 
#define CCU6_TRPCTR_TRPEN13_Msk   (0x4000UL)
 
#define CCU6_TRPCTR_TRPEN_Pos   (8UL)
 
#define CCU6_TRPCTR_TRPEN_Msk   (0x3f00UL)
 
#define CCU6_TRPCTR_TRPM2_Pos   (2UL)
 
#define CCU6_TRPCTR_TRPM2_Msk   (0x4UL)
 
#define CCU6_TRPCTR_TRPM10_Pos   (0UL)
 
#define CCU6_TRPCTR_TRPM10_Msk   (0x3UL)
 
#define CPU_AIRCR_VECTKEY_Pos   (16UL)
 
#define CPU_AIRCR_VECTKEY_Msk   (0xffff0000UL)
 
#define CPU_AIRCR_ENDIANNESS_Pos   (15UL)
 
#define CPU_AIRCR_ENDIANNESS_Msk   (0x8000UL)
 
#define CPU_AIRCR_SYSRESETREQ_Pos   (2UL)
 
#define CPU_AIRCR_SYSRESETREQ_Msk   (0x4UL)
 
#define CPU_AIRCR_VECTCLRACTIVE_Pos   (1UL)
 
#define CPU_AIRCR_VECTCLRACTIVE_Msk   (0x2UL)
 
#define CPU_CCR_STKALIGN_Pos   (9UL)
 
#define CPU_CCR_STKALIGN_Msk   (0x200UL)
 
#define CPU_CCR_UNALIGN_TRP_Pos   (3UL)
 
#define CPU_CCR_UNALIGN_TRP_Msk   (0x8UL)
 
#define CPU_CPUID_IMPLEMENTER_Pos   (24UL)
 
#define CPU_CPUID_IMPLEMENTER_Msk   (0xff000000UL)
 
#define CPU_CPUID_VARIANT_Pos   (20UL)
 
#define CPU_CPUID_VARIANT_Msk   (0xf00000UL)
 
#define CPU_CPUID_CONSTANT_Pos   (16UL)
 
#define CPU_CPUID_CONSTANT_Msk   (0xf0000UL)
 
#define CPU_CPUID_PARTNO_Pos   (4UL)
 
#define CPU_CPUID_PARTNO_Msk   (0xfff0UL)
 
#define CPU_CPUID_REVISION_Pos   (0UL)
 
#define CPU_CPUID_REVISION_Msk   (0xfUL)
 
#define CPU_ICSR_NMIPENDSET_Pos   (31UL)
 
#define CPU_ICSR_NMIPENDSET_Msk   (0x80000000UL)
 
#define CPU_ICSR_PENDSVSET_Pos   (28UL)
 
#define CPU_ICSR_PENDSVSET_Msk   (0x10000000UL)
 
#define CPU_ICSR_PENDSVCLR_Pos   (27UL)
 
#define CPU_ICSR_PENDSVCLR_Msk   (0x8000000UL)
 
#define CPU_ICSR_PENDSTSET_Pos   (26UL)
 
#define CPU_ICSR_PENDSTSET_Msk   (0x4000000UL)
 
#define CPU_ICSR_PENDSTCLR_Pos   (25UL)
 
#define CPU_ICSR_PENDSTCLR_Msk   (0x2000000UL)
 
#define CPU_ICSR_ISRPENDING_Pos   (22UL)
 
#define CPU_ICSR_ISRPENDING_Msk   (0x400000UL)
 
#define CPU_ICSR_VECTPENDING_Pos   (12UL)
 
#define CPU_ICSR_VECTPENDING_Msk   (0x3f000UL)
 
#define CPU_ICSR_VECTACTIVE_Pos   (0UL)
 
#define CPU_ICSR_VECTACTIVE_Msk   (0x3fUL)
 
#define CPU_NVIC_ICER_Int_PORT2_Pos   (23UL)
 
#define CPU_NVIC_ICER_Int_PORT2_Msk   (0x800000UL)
 
#define CPU_NVIC_ICER_Int_MON_Pos   (22UL)
 
#define CPU_NVIC_ICER_Int_MON_Msk   (0x400000UL)
 
#define CPU_NVIC_ICER_Int_DU_Pos   (21UL)
 
#define CPU_NVIC_ICER_Int_DU_Msk   (0x200000UL)
 
#define CPU_NVIC_ICER_Int_OPA_Pos   (20UL)
 
#define CPU_NVIC_ICER_Int_OPA_Msk   (0x100000UL)
 
#define CPU_NVIC_ICER_Int_HS_Pos   (19UL)
 
#define CPU_NVIC_ICER_Int_HS_Msk   (0x80000UL)
 
#define CPU_NVIC_ICER_Int_BDRV_Pos   (18UL)
 
#define CPU_NVIC_ICER_Int_BDRV_Msk   (0x40000UL)
 
#define CPU_NVIC_ICER_Int_CP_Pos   (17UL)
 
#define CPU_NVIC_ICER_Int_CP_Msk   (0x20000UL)
 
#define CPU_NVIC_ICER_Int_MATHDIV_Pos   (15UL)
 
#define CPU_NVIC_ICER_Int_MATHDIV_Msk   (0x8000UL)
 
#define CPU_NVIC_ICER_Int_WAKEUP_Pos   (14UL)
 
#define CPU_NVIC_ICER_Int_WAKEUP_Msk   (0x4000UL)
 
#define CPU_NVIC_ICER_Int_EXINT1_Pos   (13UL)
 
#define CPU_NVIC_ICER_Int_EXINT1_Msk   (0x2000UL)
 
#define CPU_NVIC_ICER_Int_EXINT0_Pos   (12UL)
 
#define CPU_NVIC_ICER_Int_EXINT0_Msk   (0x1000UL)
 
#define CPU_NVIC_ICER_Int_UART2_Pos   (11UL)
 
#define CPU_NVIC_ICER_Int_UART2_Msk   (0x800UL)
 
#define CPU_NVIC_ICER_Int_UART1_Pos   (10UL)
 
#define CPU_NVIC_ICER_Int_UART1_Msk   (0x400UL)
 
#define CPU_NVIC_ICER_Int_SSC2_Pos   (9UL)
 
#define CPU_NVIC_ICER_Int_SSC2_Msk   (0x200UL)
 
#define CPU_NVIC_ICER_Int_SSC1_Pos   (8UL)
 
#define CPU_NVIC_ICER_Int_SSC1_Msk   (0x100UL)
 
#define CPU_NVIC_ICER_Int_CCU6SR3_Pos   (7UL)
 
#define CPU_NVIC_ICER_Int_CCU6SR3_Msk   (0x80UL)
 
#define CPU_NVIC_ICER_Int_CCU6SR2_Pos   (6UL)
 
#define CPU_NVIC_ICER_Int_CCU6SR2_Msk   (0x40UL)
 
#define CPU_NVIC_ICER_Int_CCU6SR1_Pos   (5UL)
 
#define CPU_NVIC_ICER_Int_CCU6SR1_Msk   (0x20UL)
 
#define CPU_NVIC_ICER_Int_CCU6SR0_Pos   (4UL)
 
#define CPU_NVIC_ICER_Int_CCU6SR0_Msk   (0x10UL)
 
#define CPU_NVIC_ICER_Int_ADC1_Pos   (3UL)
 
#define CPU_NVIC_ICER_Int_ADC1_Msk   (0x8UL)
 
#define CPU_NVIC_ICER_Int_ADC2_Pos   (2UL)
 
#define CPU_NVIC_ICER_Int_ADC2_Msk   (0x4UL)
 
#define CPU_NVIC_ICER_Int_GPT2_Pos   (1UL)
 
#define CPU_NVIC_ICER_Int_GPT2_Msk   (0x2UL)
 
#define CPU_NVIC_ICER_Int_GPT1_Pos   (0UL)
 
#define CPU_NVIC_ICER_Int_GPT1_Msk   (0x1UL)
 
#define CPU_NVIC_ICPR_Int_PORT2_Pos   (23UL)
 
#define CPU_NVIC_ICPR_Int_PORT2_Msk   (0x800000UL)
 
#define CPU_NVIC_ICPR_Int_MON_Pos   (22UL)
 
#define CPU_NVIC_ICPR_Int_MON_Msk   (0x400000UL)
 
#define CPU_NVIC_ICPR_Int_DU_Pos   (21UL)
 
#define CPU_NVIC_ICPR_Int_DU_Msk   (0x200000UL)
 
#define CPU_NVIC_ICPR_Int_OPA_Pos   (20UL)
 
#define CPU_NVIC_ICPR_Int_OPA_Msk   (0x100000UL)
 
#define CPU_NVIC_ICPR_Int_HS_Pos   (19UL)
 
#define CPU_NVIC_ICPR_Int_HS_Msk   (0x80000UL)
 
#define CPU_NVIC_ICPR_Int_BDRV_Pos   (18UL)
 
#define CPU_NVIC_ICPR_Int_BDRV_Msk   (0x40000UL)
 
#define CPU_NVIC_ICPR_Int_CP_Pos   (17UL)
 
#define CPU_NVIC_ICPR_Int_CP_Msk   (0x20000UL)
 
#define CPU_NVIC_ICPR_Int_MATHDIV_Pos   (15UL)
 
#define CPU_NVIC_ICPR_Int_MATHDIV_Msk   (0x8000UL)
 
#define CPU_NVIC_ICPR_Int_WAKEUP_Pos   (14UL)
 
#define CPU_NVIC_ICPR_Int_WAKEUP_Msk   (0x4000UL)
 
#define CPU_NVIC_ICPR_Int_EXINT1_Pos   (13UL)
 
#define CPU_NVIC_ICPR_Int_EXINT1_Msk   (0x2000UL)
 
#define CPU_NVIC_ICPR_Int_EXINT0_Pos   (12UL)
 
#define CPU_NVIC_ICPR_Int_EXINT0_Msk   (0x1000UL)
 
#define CPU_NVIC_ICPR_Int_UART2_Pos   (11UL)
 
#define CPU_NVIC_ICPR_Int_UART2_Msk   (0x800UL)
 
#define CPU_NVIC_ICPR_Int_UART1_Pos   (10UL)
 
#define CPU_NVIC_ICPR_Int_UART1_Msk   (0x400UL)
 
#define CPU_NVIC_ICPR_Int_SSC2_Pos   (9UL)
 
#define CPU_NVIC_ICPR_Int_SSC2_Msk   (0x200UL)
 
#define CPU_NVIC_ICPR_Int_SSC1_Pos   (8UL)
 
#define CPU_NVIC_ICPR_Int_SSC1_Msk   (0x100UL)
 
#define CPU_NVIC_ICPR_Int_CCU6SR3_Pos   (7UL)
 
#define CPU_NVIC_ICPR_Int_CCU6SR3_Msk   (0x80UL)
 
#define CPU_NVIC_ICPR_Int_CCU6SR2_Pos   (6UL)
 
#define CPU_NVIC_ICPR_Int_CCU6SR2_Msk   (0x40UL)
 
#define CPU_NVIC_ICPR_Int_CCU6SR1_Pos   (5UL)
 
#define CPU_NVIC_ICPR_Int_CCU6SR1_Msk   (0x20UL)
 
#define CPU_NVIC_ICPR_Int_CCU6SR0_Pos   (4UL)
 
#define CPU_NVIC_ICPR_Int_CCU6SR0_Msk   (0x10UL)
 
#define CPU_NVIC_ICPR_Int_ADC1_Pos   (3UL)
 
#define CPU_NVIC_ICPR_Int_ADC1_Msk   (0x8UL)
 
#define CPU_NVIC_ICPR_Int_ADC2_Pos   (2UL)
 
#define CPU_NVIC_ICPR_Int_ADC2_Msk   (0x4UL)
 
#define CPU_NVIC_ICPR_Int_GPT2_Pos   (1UL)
 
#define CPU_NVIC_ICPR_Int_GPT2_Msk   (0x2UL)
 
#define CPU_NVIC_ICPR_Int_GPT1_Pos   (0UL)
 
#define CPU_NVIC_ICPR_Int_GPT1_Msk   (0x1UL)
 
#define CPU_NVIC_IPR0_PRI_ADC1_Pos   (30UL)
 
#define CPU_NVIC_IPR0_PRI_ADC1_Msk   (0xc0000000UL)
 
#define CPU_NVIC_IPR0_PRI_ADC2_Pos   (22UL)
 
#define CPU_NVIC_IPR0_PRI_ADC2_Msk   (0xc00000UL)
 
#define CPU_NVIC_IPR0_PRI_GPT2_Pos   (14UL)
 
#define CPU_NVIC_IPR0_PRI_GPT2_Msk   (0xc000UL)
 
#define CPU_NVIC_IPR0_PRI_GPT1_Pos   (6UL)
 
#define CPU_NVIC_IPR0_PRI_GPT1_Msk   (0xc0UL)
 
#define CPU_NVIC_IPR1_PRI_CCU6SR3_Pos   (30UL)
 
#define CPU_NVIC_IPR1_PRI_CCU6SR3_Msk   (0xc0000000UL)
 
#define CPU_NVIC_IPR1_PRI_CCU6SR2_Pos   (22UL)
 
#define CPU_NVIC_IPR1_PRI_CCU6SR2_Msk   (0xc00000UL)
 
#define CPU_NVIC_IPR1_PRI_CCU6SR1_Pos   (14UL)
 
#define CPU_NVIC_IPR1_PRI_CCU6SR1_Msk   (0xc000UL)
 
#define CPU_NVIC_IPR1_PRI_CCU6SR0_Pos   (6UL)
 
#define CPU_NVIC_IPR1_PRI_CCU6SR0_Msk   (0xc0UL)
 
#define CPU_NVIC_IPR2_PRI_UART2_Pos   (30UL)
 
#define CPU_NVIC_IPR2_PRI_UART2_Msk   (0xc0000000UL)
 
#define CPU_NVIC_IPR2_PRI_UART1_Pos   (22UL)
 
#define CPU_NVIC_IPR2_PRI_UART1_Msk   (0xc00000UL)
 
#define CPU_NVIC_IPR2_PRI_SSC2_Pos   (14UL)
 
#define CPU_NVIC_IPR2_PRI_SSC2_Msk   (0xc000UL)
 
#define CPU_NVIC_IPR2_PRI_SSC1_Pos   (6UL)
 
#define CPU_NVIC_IPR2_PRI_SSC1_Msk   (0xc0UL)
 
#define CPU_NVIC_IPR3_PRI_MATHDIV_Pos   (30UL)
 
#define CPU_NVIC_IPR3_PRI_MATHDIV_Msk   (0xc0000000UL)
 
#define CPU_NVIC_IPR3_PRI_WAKEUP_Pos   (22UL)
 
#define CPU_NVIC_IPR3_PRI_WAKEUP_Msk   (0xc00000UL)
 
#define CPU_NVIC_IPR3_PRI_EXINT1_Pos   (14UL)
 
#define CPU_NVIC_IPR3_PRI_EXINT1_Msk   (0xc000UL)
 
#define CPU_NVIC_IPR3_PRI_EXINT0_Pos   (6UL)
 
#define CPU_NVIC_IPR3_PRI_EXINT0_Msk   (0xc0UL)
 
#define CPU_NVIC_IPR4_PRI_HS_Pos   (30UL)
 
#define CPU_NVIC_IPR4_PRI_HS_Msk   (0xc0000000UL)
 
#define CPU_NVIC_IPR4_PRI_BDRV_Pos   (22UL)
 
#define CPU_NVIC_IPR4_PRI_BDRV_Msk   (0xc00000UL)
 
#define CPU_NVIC_IPR4_PRI_CP_Pos   (14UL)
 
#define CPU_NVIC_IPR4_PRI_CP_Msk   (0xc000UL)
 
#define CPU_NVIC_IPR5_PRI_PORT2_Pos   (30UL)
 
#define CPU_NVIC_IPR5_PRI_PORT2_Msk   (0xc0000000UL)
 
#define CPU_NVIC_IPR5_PRI_MON_Pos   (22UL)
 
#define CPU_NVIC_IPR5_PRI_MON_Msk   (0xc00000UL)
 
#define CPU_NVIC_IPR5_PRI_DU_Pos   (14UL)
 
#define CPU_NVIC_IPR5_PRI_DU_Msk   (0xc000UL)
 
#define CPU_NVIC_IPR5_PRI_OPA_Pos   (6UL)
 
#define CPU_NVIC_IPR5_PRI_OPA_Msk   (0xc0UL)
 
#define CPU_NVIC_ISER_Int_PORT2_Pos   (23UL)
 
#define CPU_NVIC_ISER_Int_PORT2_Msk   (0x800000UL)
 
#define CPU_NVIC_ISER_Int_MON_Pos   (22UL)
 
#define CPU_NVIC_ISER_Int_MON_Msk   (0x400000UL)
 
#define CPU_NVIC_ISER_Int_DU_Pos   (21UL)
 
#define CPU_NVIC_ISER_Int_DU_Msk   (0x200000UL)
 
#define CPU_NVIC_ISER_Int_OPA_Pos   (20UL)
 
#define CPU_NVIC_ISER_Int_OPA_Msk   (0x100000UL)
 
#define CPU_NVIC_ISER_Int_HS_Pos   (19UL)
 
#define CPU_NVIC_ISER_Int_HS_Msk   (0x80000UL)
 
#define CPU_NVIC_ISER_Int_BDRV_Pos   (18UL)
 
#define CPU_NVIC_ISER_Int_BDRV_Msk   (0x40000UL)
 
#define CPU_NVIC_ISER_Int_CP_Pos   (17UL)
 
#define CPU_NVIC_ISER_Int_CP_Msk   (0x20000UL)
 
#define CPU_NVIC_ISER_Int_MATHDIV_Pos   (15UL)
 
#define CPU_NVIC_ISER_Int_MATHDIV_Msk   (0x8000UL)
 
#define CPU_NVIC_ISER_Int_WAKEUP_Pos   (14UL)
 
#define CPU_NVIC_ISER_Int_WAKEUP_Msk   (0x4000UL)
 
#define CPU_NVIC_ISER_Int_EXINT1_Pos   (13UL)
 
#define CPU_NVIC_ISER_Int_EXINT1_Msk   (0x2000UL)
 
#define CPU_NVIC_ISER_Int_EXINT0_Pos   (12UL)
 
#define CPU_NVIC_ISER_Int_EXINT0_Msk   (0x1000UL)
 
#define CPU_NVIC_ISER_Int_UART2_Pos   (11UL)
 
#define CPU_NVIC_ISER_Int_UART2_Msk   (0x800UL)
 
#define CPU_NVIC_ISER_Int_UART1_Pos   (10UL)
 
#define CPU_NVIC_ISER_Int_UART1_Msk   (0x400UL)
 
#define CPU_NVIC_ISER_Int_SSC2_Pos   (9UL)
 
#define CPU_NVIC_ISER_Int_SSC2_Msk   (0x200UL)
 
#define CPU_NVIC_ISER_Int_SSC1_Pos   (8UL)
 
#define CPU_NVIC_ISER_Int_SSC1_Msk   (0x100UL)
 
#define CPU_NVIC_ISER_Int_CCU6SR3_Pos   (7UL)
 
#define CPU_NVIC_ISER_Int_CCU6SR3_Msk   (0x80UL)
 
#define CPU_NVIC_ISER_Int_CCU6SR2_Pos   (6UL)
 
#define CPU_NVIC_ISER_Int_CCU6SR2_Msk   (0x40UL)
 
#define CPU_NVIC_ISER_Int_CCU6SR1_Pos   (5UL)
 
#define CPU_NVIC_ISER_Int_CCU6SR1_Msk   (0x20UL)
 
#define CPU_NVIC_ISER_Int_CCU6SR0_Pos   (4UL)
 
#define CPU_NVIC_ISER_Int_CCU6SR0_Msk   (0x10UL)
 
#define CPU_NVIC_ISER_Int_ADC1_Pos   (3UL)
 
#define CPU_NVIC_ISER_Int_ADC1_Msk   (0x8UL)
 
#define CPU_NVIC_ISER_Int_ADC2_Pos   (2UL)
 
#define CPU_NVIC_ISER_Int_ADC2_Msk   (0x4UL)
 
#define CPU_NVIC_ISER_Int_GPT2_Pos   (1UL)
 
#define CPU_NVIC_ISER_Int_GPT2_Msk   (0x2UL)
 
#define CPU_NVIC_ISER_Int_GPT1_Pos   (0UL)
 
#define CPU_NVIC_ISER_Int_GPT1_Msk   (0x1UL)
 
#define CPU_NVIC_ISPR_Int_PORT2_Pos   (23UL)
 
#define CPU_NVIC_ISPR_Int_PORT2_Msk   (0x800000UL)
 
#define CPU_NVIC_ISPR_Int_MON_Pos   (22UL)
 
#define CPU_NVIC_ISPR_Int_MON_Msk   (0x400000UL)
 
#define CPU_NVIC_ISPR_Int_DU_Pos   (21UL)
 
#define CPU_NVIC_ISPR_Int_DU_Msk   (0x200000UL)
 
#define CPU_NVIC_ISPR_Int_OPA_Pos   (20UL)
 
#define CPU_NVIC_ISPR_Int_OPA_Msk   (0x100000UL)
 
#define CPU_NVIC_ISPR_Int_HS_Pos   (19UL)
 
#define CPU_NVIC_ISPR_Int_HS_Msk   (0x80000UL)
 
#define CPU_NVIC_ISPR_Int_BDRV_Pos   (18UL)
 
#define CPU_NVIC_ISPR_Int_BDRV_Msk   (0x40000UL)
 
#define CPU_NVIC_ISPR_Int_CP_Pos   (17UL)
 
#define CPU_NVIC_ISPR_Int_CP_Msk   (0x20000UL)
 
#define CPU_NVIC_ISPR_Int_MATHDIV_Pos   (15UL)
 
#define CPU_NVIC_ISPR_Int_MATHDIV_Msk   (0x8000UL)
 
#define CPU_NVIC_ISPR_Int_WAKEUP_Pos   (14UL)
 
#define CPU_NVIC_ISPR_Int_WAKEUP_Msk   (0x4000UL)
 
#define CPU_NVIC_ISPR_Int_EXINT1_Pos   (13UL)
 
#define CPU_NVIC_ISPR_Int_EXINT1_Msk   (0x2000UL)
 
#define CPU_NVIC_ISPR_Int_EXINT0_Pos   (12UL)
 
#define CPU_NVIC_ISPR_Int_EXINT0_Msk   (0x1000UL)
 
#define CPU_NVIC_ISPR_Int_UART2_Pos   (11UL)
 
#define CPU_NVIC_ISPR_Int_UART2_Msk   (0x800UL)
 
#define CPU_NVIC_ISPR_Int_UART1_Pos   (10UL)
 
#define CPU_NVIC_ISPR_Int_UART1_Msk   (0x400UL)
 
#define CPU_NVIC_ISPR_Int_SSC2_Pos   (9UL)
 
#define CPU_NVIC_ISPR_Int_SSC2_Msk   (0x200UL)
 
#define CPU_NVIC_ISPR_Int_SSC1_Pos   (8UL)
 
#define CPU_NVIC_ISPR_Int_SSC1_Msk   (0x100UL)
 
#define CPU_NVIC_ISPR_Int_CCU6SR3_Pos   (7UL)
 
#define CPU_NVIC_ISPR_Int_CCU6SR3_Msk   (0x80UL)
 
#define CPU_NVIC_ISPR_Int_CCU6SR2_Pos   (6UL)
 
#define CPU_NVIC_ISPR_Int_CCU6SR2_Msk   (0x40UL)
 
#define CPU_NVIC_ISPR_Int_CCU6SR1_Pos   (5UL)
 
#define CPU_NVIC_ISPR_Int_CCU6SR1_Msk   (0x20UL)
 
#define CPU_NVIC_ISPR_Int_CCU6SR0_Pos   (4UL)
 
#define CPU_NVIC_ISPR_Int_CCU6SR0_Msk   (0x10UL)
 
#define CPU_NVIC_ISPR_Int_ADC1_Pos   (3UL)
 
#define CPU_NVIC_ISPR_Int_ADC1_Msk   (0x8UL)
 
#define CPU_NVIC_ISPR_Int_ADC2_Pos   (2UL)
 
#define CPU_NVIC_ISPR_Int_ADC2_Msk   (0x4UL)
 
#define CPU_NVIC_ISPR_Int_GPT2_Pos   (1UL)
 
#define CPU_NVIC_ISPR_Int_GPT2_Msk   (0x2UL)
 
#define CPU_NVIC_ISPR_Int_GPT1_Pos   (0UL)
 
#define CPU_NVIC_ISPR_Int_GPT1_Msk   (0x1UL)
 
#define CPU_SCR_SEVONPEND_Pos   (4UL)
 
#define CPU_SCR_SEVONPEND_Msk   (0x10UL)
 
#define CPU_SCR_SLEEPDEEP_Pos   (2UL)
 
#define CPU_SCR_SLEEPDEEP_Msk   (0x4UL)
 
#define CPU_SCR_SLEEPONEXIT_Pos   (1UL)
 
#define CPU_SCR_SLEEPONEXIT_Msk   (0x2UL)
 
#define CPU_SHCSR_SVCALLPENDED_Pos   (15UL)
 
#define CPU_SHCSR_SVCALLPENDED_Msk   (0x8000UL)
 
#define CPU_SHPR2_PRI_11_Pos   (30UL)
 
#define CPU_SHPR2_PRI_11_Msk   (0xc0000000UL)
 
#define CPU_SHPR3_PRI_15_Pos   (30UL)
 
#define CPU_SHPR3_PRI_15_Msk   (0xc0000000UL)
 
#define CPU_SHPR3_PRI_14_Pos   (22UL)
 
#define CPU_SHPR3_PRI_14_Msk   (0xc00000UL)
 
#define CPU_SYSTICK_CALIB_NOREF_Pos   (31UL)
 
#define CPU_SYSTICK_CALIB_NOREF_Msk   (0x80000000UL)
 
#define CPU_SYSTICK_CALIB_SKEW_Pos   (30UL)
 
#define CPU_SYSTICK_CALIB_SKEW_Msk   (0x40000000UL)
 
#define CPU_SYSTICK_CALIB_TENMS_Pos   (0UL)
 
#define CPU_SYSTICK_CALIB_TENMS_Msk   (0xffffffUL)
 
#define CPU_SYSTICK_CSR_COUNTFLAG_Pos   (16UL)
 
#define CPU_SYSTICK_CSR_COUNTFLAG_Msk   (0x10000UL)
 
#define CPU_SYSTICK_CSR_CLKSOURCE_Pos   (2UL)
 
#define CPU_SYSTICK_CSR_CLKSOURCE_Msk   (0x4UL)
 
#define CPU_SYSTICK_CSR_TICKINT_Pos   (1UL)
 
#define CPU_SYSTICK_CSR_TICKINT_Msk   (0x2UL)
 
#define CPU_SYSTICK_CSR_ENABLE_Pos   (0UL)
 
#define CPU_SYSTICK_CSR_ENABLE_Msk   (0x1UL)
 
#define CPU_SYSTICK_CVR_CURRENT_Pos   (0UL)
 
#define CPU_SYSTICK_CVR_CURRENT_Msk   (0xffffffUL)
 
#define CPU_SYSTICK_RVR_RELOAD_Pos   (0UL)
 
#define CPU_SYSTICK_RVR_RELOAD_Msk   (0xffffffUL)
 
#define GPT12E_CAPREL_CAPREL_Pos   (0UL)
 
#define GPT12E_CAPREL_CAPREL_Msk   (0xffffUL)
 
#define GPT12E_ID_MOD_TYPE_Pos   (8UL)
 
#define GPT12E_ID_MOD_TYPE_Msk   (0xff00UL)
 
#define GPT12E_ID_MOD_REV_Pos   (0UL)
 
#define GPT12E_ID_MOD_REV_Msk   (0xffUL)
 
#define GPT12E_PISEL_ISCAPIN_Pos   (14UL)
 
#define GPT12E_PISEL_ISCAPIN_Msk   (0xc000UL)
 
#define GPT12E_PISEL_IST6EUD_Pos   (13UL)
 
#define GPT12E_PISEL_IST6EUD_Msk   (0x2000UL)
 
#define GPT12E_PISEL_IST6IN_Pos   (12UL)
 
#define GPT12E_PISEL_IST6IN_Msk   (0x1000UL)
 
#define GPT12E_PISEL_IST5EUD_Pos   (11UL)
 
#define GPT12E_PISEL_IST5EUD_Msk   (0x800UL)
 
#define GPT12E_PISEL_IST5IN_Pos   (10UL)
 
#define GPT12E_PISEL_IST5IN_Msk   (0x400UL)
 
#define GPT12E_PISEL_IST4EUD_Pos   (8UL)
 
#define GPT12E_PISEL_IST4EUD_Msk   (0x300UL)
 
#define GPT12E_PISEL_IST4IN_Pos   (6UL)
 
#define GPT12E_PISEL_IST4IN_Msk   (0xc0UL)
 
#define GPT12E_PISEL_IST3EUD_Pos   (4UL)
 
#define GPT12E_PISEL_IST3EUD_Msk   (0x30UL)
 
#define GPT12E_PISEL_IST3IN_Pos   (2UL)
 
#define GPT12E_PISEL_IST3IN_Msk   (0xcUL)
 
#define GPT12E_PISEL_IST2EUD_Pos   (1UL)
 
#define GPT12E_PISEL_IST2EUD_Msk   (0x2UL)
 
#define GPT12E_PISEL_IST2IN_Pos   (0UL)
 
#define GPT12E_PISEL_IST2IN_Msk   (0x1UL)
 
#define GPT12E_T2_T2_Pos   (0UL)
 
#define GPT12E_T2_T2_Msk   (0xffffUL)
 
#define GPT12E_T2CON_T2DIR_Pos   (15UL)
 
#define GPT12E_T2CON_T2DIR_Msk   (0x8000UL)
 
#define GPT12E_T2CON_T2CHDIR_Pos   (14UL)
 
#define GPT12E_T2CON_T2CHDIR_Msk   (0x4000UL)
 
#define GPT12E_T2CON_T2EDGE_Pos   (13UL)
 
#define GPT12E_T2CON_T2EDGE_Msk   (0x2000UL)
 
#define GPT12E_T2CON_T2IRIDIS_Pos   (12UL)
 
#define GPT12E_T2CON_T2IRIDIS_Msk   (0x1000UL)
 
#define GPT12E_T2CON_T2RC_Pos   (9UL)
 
#define GPT12E_T2CON_T2RC_Msk   (0x200UL)
 
#define GPT12E_T2CON_T2UDE_Pos   (8UL)
 
#define GPT12E_T2CON_T2UDE_Msk   (0x100UL)
 
#define GPT12E_T2CON_T2UD_Pos   (7UL)
 
#define GPT12E_T2CON_T2UD_Msk   (0x80UL)
 
#define GPT12E_T2CON_T2R_Pos   (6UL)
 
#define GPT12E_T2CON_T2R_Msk   (0x40UL)
 
#define GPT12E_T2CON_T2M_Pos   (3UL)
 
#define GPT12E_T2CON_T2M_Msk   (0x38UL)
 
#define GPT12E_T2CON_T2I_Pos   (0UL)
 
#define GPT12E_T2CON_T2I_Msk   (0x7UL)
 
#define GPT12E_T3_T3_Pos   (0UL)
 
#define GPT12E_T3_T3_Msk   (0xffffUL)
 
#define GPT12E_T3CON_T3DIR_Pos   (15UL)
 
#define GPT12E_T3CON_T3DIR_Msk   (0x8000UL)
 
#define GPT12E_T3CON_T3CHDIR_Pos   (14UL)
 
#define GPT12E_T3CON_T3CHDIR_Msk   (0x4000UL)
 
#define GPT12E_T3CON_T3EDGE_Pos   (13UL)
 
#define GPT12E_T3CON_T3EDGE_Msk   (0x2000UL)
 
#define GPT12E_T3CON_BPS1_Pos   (11UL)
 
#define GPT12E_T3CON_BPS1_Msk   (0x1800UL)
 
#define GPT12E_T3CON_T3OTL_Pos   (10UL)
 
#define GPT12E_T3CON_T3OTL_Msk   (0x400UL)
 
#define GPT12E_T3CON_T3OE_Pos   (9UL)
 
#define GPT12E_T3CON_T3OE_Msk   (0x200UL)
 
#define GPT12E_T3CON_T3UDE_Pos   (8UL)
 
#define GPT12E_T3CON_T3UDE_Msk   (0x100UL)
 
#define GPT12E_T3CON_T3UD_Pos   (7UL)
 
#define GPT12E_T3CON_T3UD_Msk   (0x80UL)
 
#define GPT12E_T3CON_T3R_Pos   (6UL)
 
#define GPT12E_T3CON_T3R_Msk   (0x40UL)
 
#define GPT12E_T3CON_T3M_Pos   (3UL)
 
#define GPT12E_T3CON_T3M_Msk   (0x38UL)
 
#define GPT12E_T3CON_T3I_Pos   (0UL)
 
#define GPT12E_T3CON_T3I_Msk   (0x7UL)
 
#define GPT12E_T4_T4_Pos   (0UL)
 
#define GPT12E_T4_T4_Msk   (0xffffUL)
 
#define GPT12E_T4CON_T4RDIR_Pos   (15UL)
 
#define GPT12E_T4CON_T4RDIR_Msk   (0x8000UL)
 
#define GPT12E_T4CON_T4CHDIR_Pos   (14UL)
 
#define GPT12E_T4CON_T4CHDIR_Msk   (0x4000UL)
 
#define GPT12E_T4CON_T4EDGE_Pos   (13UL)
 
#define GPT12E_T4CON_T4EDGE_Msk   (0x2000UL)
 
#define GPT12E_T4CON_T4IRDIS_Pos   (12UL)
 
#define GPT12E_T4CON_T4IRDIS_Msk   (0x1000UL)
 
#define GPT12E_T4CON_CLRT3EN_Pos   (11UL)
 
#define GPT12E_T4CON_CLRT3EN_Msk   (0x800UL)
 
#define GPT12E_T4CON_CLRT2EN_Pos   (10UL)
 
#define GPT12E_T4CON_CLRT2EN_Msk   (0x400UL)
 
#define GPT12E_T4CON_T4RC_Pos   (9UL)
 
#define GPT12E_T4CON_T4RC_Msk   (0x200UL)
 
#define GPT12E_T4CON_T4UDE_Pos   (8UL)
 
#define GPT12E_T4CON_T4UDE_Msk   (0x100UL)
 
#define GPT12E_T4CON_T4UD_Pos   (7UL)
 
#define GPT12E_T4CON_T4UD_Msk   (0x80UL)
 
#define GPT12E_T4CON_T4R_Pos   (6UL)
 
#define GPT12E_T4CON_T4R_Msk   (0x40UL)
 
#define GPT12E_T4CON_T4M_Pos   (3UL)
 
#define GPT12E_T4CON_T4M_Msk   (0x38UL)
 
#define GPT12E_T4CON_T4I_Pos   (0UL)
 
#define GPT12E_T4CON_T4I_Msk   (0x7UL)
 
#define GPT12E_T5_T5_Pos   (0UL)
 
#define GPT12E_T5_T5_Msk   (0xffffUL)
 
#define GPT12E_T5CON_T5SC_Pos   (15UL)
 
#define GPT12E_T5CON_T5SC_Msk   (0x8000UL)
 
#define GPT12E_T5CON_T5CLR_Pos   (14UL)
 
#define GPT12E_T5CON_T5CLR_Msk   (0x4000UL)
 
#define GPT12E_T5CON_CI_Pos   (12UL)
 
#define GPT12E_T5CON_CI_Msk   (0x3000UL)
 
#define GPT12E_T5CON_CT3_Pos   (10UL)
 
#define GPT12E_T5CON_CT3_Msk   (0x400UL)
 
#define GPT12E_T5CON_T5RC_Pos   (9UL)
 
#define GPT12E_T5CON_T5RC_Msk   (0x200UL)
 
#define GPT12E_T5CON_T5UDE_Pos   (8UL)
 
#define GPT12E_T5CON_T5UDE_Msk   (0x100UL)
 
#define GPT12E_T5CON_T5UD_Pos   (7UL)
 
#define GPT12E_T5CON_T5UD_Msk   (0x80UL)
 
#define GPT12E_T5CON_T5R_Pos   (6UL)
 
#define GPT12E_T5CON_T5R_Msk   (0x40UL)
 
#define GPT12E_T5CON_T5M_Pos   (3UL)
 
#define GPT12E_T5CON_T5M_Msk   (0x18UL)
 
#define GPT12E_T5CON_T5I_Pos   (0UL)
 
#define GPT12E_T5CON_T5I_Msk   (0x7UL)
 
#define GPT12E_T6_T6_Pos   (0UL)
 
#define GPT12E_T6_T6_Msk   (0xffffUL)
 
#define GPT12E_T6CON_T6SR_Pos   (15UL)
 
#define GPT12E_T6CON_T6SR_Msk   (0x8000UL)
 
#define GPT12E_T6CON_T6CLR_Pos   (14UL)
 
#define GPT12E_T6CON_T6CLR_Msk   (0x4000UL)
 
#define GPT12E_T6CON_BPS2_Pos   (11UL)
 
#define GPT12E_T6CON_BPS2_Msk   (0x1800UL)
 
#define GPT12E_T6CON_T6OTL_Pos   (10UL)
 
#define GPT12E_T6CON_T6OTL_Msk   (0x400UL)
 
#define GPT12E_T6CON_T6OE_Pos   (9UL)
 
#define GPT12E_T6CON_T6OE_Msk   (0x200UL)
 
#define GPT12E_T6CON_T6UDE_Pos   (8UL)
 
#define GPT12E_T6CON_T6UDE_Msk   (0x100UL)
 
#define GPT12E_T6CON_T6UD_Pos   (7UL)
 
#define GPT12E_T6CON_T6UD_Msk   (0x80UL)
 
#define GPT12E_T6CON_T6R_Pos   (6UL)
 
#define GPT12E_T6CON_T6R_Msk   (0x40UL)
 
#define GPT12E_T6CON_T6M_Pos   (3UL)
 
#define GPT12E_T6CON_T6M_Msk   (0x38UL)
 
#define GPT12E_T6CON_T6I_Pos   (0UL)
 
#define GPT12E_T6CON_T6I_Msk   (0x7UL)
 
#define HS_CTRL_HS1_OC_SEL_Pos   (12UL)
 
#define HS_CTRL_HS1_OC_SEL_Msk   (0x3000UL)
 
#define HS_CTRL_HS1_SR_CTRL_SEL_Pos   (8UL)
 
#define HS_CTRL_HS1_SR_CTRL_SEL_Msk   (0x300UL)
 
#define HS_CTRL_HS1_OL_EN_Pos   (3UL)
 
#define HS_CTRL_HS1_OL_EN_Msk   (0x8UL)
 
#define HS_CTRL_HS1_ON_Pos   (2UL)
 
#define HS_CTRL_HS1_ON_Msk   (0x4UL)
 
#define HS_CTRL_HS1_PWM_Pos   (1UL)
 
#define HS_CTRL_HS1_PWM_Msk   (0x2UL)
 
#define HS_CTRL_HS1_EN_Pos   (0UL)
 
#define HS_CTRL_HS1_EN_Msk   (0x1UL)
 
#define HS_IRQCLR_HS1_OL_SC_Pos   (14UL)
 
#define HS_IRQCLR_HS1_OL_SC_Msk   (0x4000UL)
 
#define HS_IRQCLR_HS1_OT_SC_Pos   (13UL)
 
#define HS_IRQCLR_HS1_OT_SC_Msk   (0x2000UL)
 
#define HS_IRQCLR_HS1_OC_ISC_Pos   (7UL)
 
#define HS_IRQCLR_HS1_OC_ISC_Msk   (0x80UL)
 
#define HS_IRQCLR_HS1_OL_ISC_Pos   (6UL)
 
#define HS_IRQCLR_HS1_OL_ISC_Msk   (0x40UL)
 
#define HS_IRQCLR_HS1_OT_ISC_Pos   (5UL)
 
#define HS_IRQCLR_HS1_OT_ISC_Msk   (0x20UL)
 
#define HS_IRQEN_HS1_OC_IEN_Pos   (7UL)
 
#define HS_IRQEN_HS1_OC_IEN_Msk   (0x80UL)
 
#define HS_IRQEN_HS1_OL_IEN_Pos   (6UL)
 
#define HS_IRQEN_HS1_OL_IEN_Msk   (0x40UL)
 
#define HS_IRQEN_HS1_OT_IEN_Pos   (5UL)
 
#define HS_IRQEN_HS1_OT_IEN_Msk   (0x20UL)
 
#define HS_IRQS_HS1_OL_STS_Pos   (14UL)
 
#define HS_IRQS_HS1_OL_STS_Msk   (0x4000UL)
 
#define HS_IRQS_HS1_OT_STS_Pos   (13UL)
 
#define HS_IRQS_HS1_OT_STS_Msk   (0x2000UL)
 
#define HS_IRQS_HS1_OC_IS_Pos   (7UL)
 
#define HS_IRQS_HS1_OC_IS_Msk   (0x80UL)
 
#define HS_IRQS_HS1_OL_IS_Pos   (6UL)
 
#define HS_IRQS_HS1_OL_IS_Msk   (0x40UL)
 
#define HS_IRQS_HS1_OT_IS_Pos   (5UL)
 
#define HS_IRQS_HS1_OT_IS_Msk   (0x20UL)
 
#define HS_PWMSRCSEL_HS1_SRC_SEL_Pos   (3UL)
 
#define HS_PWMSRCSEL_HS1_SRC_SEL_Msk   (0x38UL)
 
#define HS_TRIM_HS1_OC_OT_BTFILT_SEL_Pos   (8UL)
 
#define HS_TRIM_HS1_OC_OT_BTFILT_SEL_Msk   (0x300UL)
 
#define HS_TRIM_HS1_OL_BTFILT_SEL_Pos   (0UL)
 
#define HS_TRIM_HS1_OL_BTFILT_SEL_Msk   (0x3UL)
 
#define LIN_CTRL_HV_MODE_Pos   (21UL)
 
#define LIN_CTRL_HV_MODE_Msk   (0x200000UL)
 
#define LIN_CTRL_FB_SM3_Pos   (15UL)
 
#define LIN_CTRL_FB_SM3_Msk   (0x8000UL)
 
#define LIN_CTRL_FB_SM2_Pos   (14UL)
 
#define LIN_CTRL_FB_SM2_Msk   (0x4000UL)
 
#define LIN_CTRL_FB_SM1_Pos   (13UL)
 
#define LIN_CTRL_FB_SM1_Msk   (0x2000UL)
 
#define LIN_CTRL_SM_Pos   (11UL)
 
#define LIN_CTRL_SM_Msk   (0x1800UL)
 
#define LIN_CTRL_RXD_Pos   (10UL)
 
#define LIN_CTRL_RXD_Msk   (0x400UL)
 
#define LIN_CTRL_TXD_Pos   (9UL)
 
#define LIN_CTRL_TXD_Msk   (0x200UL)
 
#define LIN_CTRL_MODE_FB_Pos   (4UL)
 
#define LIN_CTRL_MODE_FB_Msk   (0x70UL)
 
#define LIN_CTRL_MODE_Pos   (1UL)
 
#define LIN_CTRL_MODE_Msk   (0x6UL)
 
#define LIN_CTRL_EN_Pos   (0UL)
 
#define LIN_CTRL_EN_Msk   (0x1UL)
 
#define LIN_IRQCLR_TXD_TMOUT_SC_Pos   (11UL)
 
#define LIN_IRQCLR_TXD_TMOUT_SC_Msk   (0x800UL)
 
#define LIN_IRQCLR_OT_SC_Pos   (9UL)
 
#define LIN_IRQCLR_OT_SC_Msk   (0x200UL)
 
#define LIN_IRQCLR_M_SM_ERR_SC_Pos   (8UL)
 
#define LIN_IRQCLR_M_SM_ERR_SC_Msk   (0x100UL)
 
#define LIN_IRQCLR_TXD_TMOUT_ISC_Pos   (6UL)
 
#define LIN_IRQCLR_TXD_TMOUT_ISC_Msk   (0x40UL)
 
#define LIN_IRQCLR_OC_ISC_Pos   (5UL)
 
#define LIN_IRQCLR_OC_ISC_Msk   (0x20UL)
 
#define LIN_IRQCLR_OT_ISC_Pos   (4UL)
 
#define LIN_IRQCLR_OT_ISC_Msk   (0x10UL)
 
#define LIN_IRQCLR_M_SM_ERR_ISC_Pos   (3UL)
 
#define LIN_IRQCLR_M_SM_ERR_ISC_Msk   (0x8UL)
 
#define LIN_IRQEN_TXD_TMOUT_IEN_Pos   (6UL)
 
#define LIN_IRQEN_TXD_TMOUT_IEN_Msk   (0x40UL)
 
#define LIN_IRQEN_OC_IEN_Pos   (5UL)
 
#define LIN_IRQEN_OC_IEN_Msk   (0x20UL)
 
#define LIN_IRQEN_OT_IEN_Pos   (4UL)
 
#define LIN_IRQEN_OT_IEN_Msk   (0x10UL)
 
#define LIN_IRQEN_M_SM_ERR_IEN_Pos   (3UL)
 
#define LIN_IRQEN_M_SM_ERR_IEN_Msk   (0x8UL)
 
#define LIN_IRQS_TXD_TMOUT_STS_Pos   (11UL)
 
#define LIN_IRQS_TXD_TMOUT_STS_Msk   (0x800UL)
 
#define LIN_IRQS_OT_STS_Pos   (9UL)
 
#define LIN_IRQS_OT_STS_Msk   (0x200UL)
 
#define LIN_IRQS_M_SM_ERR_STS_Pos   (8UL)
 
#define LIN_IRQS_M_SM_ERR_STS_Msk   (0x100UL)
 
#define LIN_IRQS_TXD_TMOUT_IS_Pos   (6UL)
 
#define LIN_IRQS_TXD_TMOUT_IS_Msk   (0x40UL)
 
#define LIN_IRQS_OC_IS_Pos   (5UL)
 
#define LIN_IRQS_OC_IS_Msk   (0x20UL)
 
#define LIN_IRQS_OT_IS_Pos   (4UL)
 
#define LIN_IRQS_OT_IS_Msk   (0x10UL)
 
#define LIN_IRQS_M_SM_ERR_IS_Pos   (3UL)
 
#define LIN_IRQS_M_SM_ERR_IS_Msk   (0x8UL)
 
#define MATH_DIVCON_DVSSRC_Pos   (24UL)
 
#define MATH_DIVCON_DVSSRC_Msk   (0x1f000000UL)
 
#define MATH_DIVCON_DVDSLC_Pos   (16UL)
 
#define MATH_DIVCON_DVDSLC_Msk   (0x1f0000UL)
 
#define MATH_DIVCON_QSDIR_Pos   (15UL)
 
#define MATH_DIVCON_QSDIR_Msk   (0x8000UL)
 
#define MATH_DIVCON_QSCNT_Pos   (8UL)
 
#define MATH_DIVCON_QSCNT_Msk   (0x1f00UL)
 
#define MATH_DIVCON_DIVMODE_Pos   (3UL)
 
#define MATH_DIVCON_DIVMODE_Msk   (0x18UL)
 
#define MATH_DIVCON_USIGN_Pos   (2UL)
 
#define MATH_DIVCON_USIGN_Msk   (0x4UL)
 
#define MATH_DIVCON_STMODE_Pos   (1UL)
 
#define MATH_DIVCON_STMODE_Msk   (0x2UL)
 
#define MATH_DIVCON_ST_Pos   (0UL)
 
#define MATH_DIVCON_ST_Msk   (0x1UL)
 
#define MATH_DIVST_BSY_Pos   (0UL)
 
#define MATH_DIVST_BSY_Msk   (0x1UL)
 
#define MATH_DVD_VAL_Pos   (0UL)
 
#define MATH_DVD_VAL_Msk   (0xffffffffUL)
 
#define MATH_DVS_VAL_Pos   (0UL)
 
#define MATH_DVS_VAL_Msk   (0xffffffffUL)
 
#define MATH_EVFCR_DIVERRC_Pos   (1UL)
 
#define MATH_EVFCR_DIVERRC_Msk   (0x2UL)
 
#define MATH_EVFCR_DIVEOCC_Pos   (0UL)
 
#define MATH_EVFCR_DIVEOCC_Msk   (0x1UL)
 
#define MATH_EVFR_DIVERR_Pos   (1UL)
 
#define MATH_EVFR_DIVERR_Msk   (0x2UL)
 
#define MATH_EVFR_DIVEOC_Pos   (0UL)
 
#define MATH_EVFR_DIVEOC_Msk   (0x1UL)
 
#define MATH_EVIER_DIVERRIEN_Pos   (1UL)
 
#define MATH_EVIER_DIVERRIEN_Msk   (0x2UL)
 
#define MATH_EVIER_DIVEOCIEN_Pos   (0UL)
 
#define MATH_EVIER_DIVEOCIEN_Msk   (0x1UL)
 
#define MATH_EVSFR_DIVERRS_Pos   (1UL)
 
#define MATH_EVSFR_DIVERRS_Msk   (0x2UL)
 
#define MATH_EVSFR_DIVEOCS_Pos   (0UL)
 
#define MATH_EVSFR_DIVEOCS_Msk   (0x1UL)
 
#define MATH_GLBCON_MATH_EN_Pos   (31UL)
 
#define MATH_GLBCON_MATH_EN_Msk   (0x80000000UL)
 
#define MATH_GLBCON_SUSCFG_Pos   (16UL)
 
#define MATH_GLBCON_SUSCFG_Msk   (0x30000UL)
 
#define MATH_GLBCON_DVSRC_Pos   (3UL)
 
#define MATH_GLBCON_DVSRC_Msk   (0x18UL)
 
#define MATH_GLBCON_DVDRC_Pos   (0UL)
 
#define MATH_GLBCON_DVDRC_Msk   (0x3UL)
 
#define MATH_MATH_ID_MOD_NUMBER_Pos   (16UL)
 
#define MATH_MATH_ID_MOD_NUMBER_Msk   (0xffff0000UL)
 
#define MATH_MATH_ID_MOD_TYPE_Pos   (8UL)
 
#define MATH_MATH_ID_MOD_TYPE_Msk   (0xff00UL)
 
#define MATH_MATH_ID_MOD_REV_Pos   (0UL)
 
#define MATH_MATH_ID_MOD_REV_Msk   (0xffUL)
 
#define MATH_QUOT_VAL_Pos   (0UL)
 
#define MATH_QUOT_VAL_Msk   (0xffffffffUL)
 
#define MATH_RMD_VAL_Pos   (0UL)
 
#define MATH_RMD_VAL_Msk   (0xffffffffUL)
 
#define MF_CSA_CTRL_CSA_VZERO_Pos   (8UL)
 
#define MF_CSA_CTRL_CSA_VZERO_Msk   (0x100UL)
 
#define MF_CSA_CTRL_CSA_MI_EN_Pos   (4UL)
 
#define MF_CSA_CTRL_CSA_MI_EN_Msk   (0x10UL)
 
#define MF_CSA_CTRL_CSA_GAIN_Pos   (1UL)
 
#define MF_CSA_CTRL_CSA_GAIN_Msk   (0x6UL)
 
#define MF_CSA_CTRL_CSA_EN_Pos   (0UL)
 
#define MF_CSA_CTRL_CSA_EN_Msk   (0x1UL)
 
#define MF_REF1_STS_VREF1V2_UPTHWARN_STS_Pos   (5UL)
 
#define MF_REF1_STS_VREF1V2_UPTHWARN_STS_Msk   (0x20UL)
 
#define MF_REF1_STS_VREF1V2_LOTHWARN_STS_Pos   (4UL)
 
#define MF_REF1_STS_VREF1V2_LOTHWARN_STS_Msk   (0x10UL)
 
#define PMU_CNF_RST_TFB_RST_TFB_Pos   (0UL)
 
#define PMU_CNF_RST_TFB_RST_TFB_Msk   (0x3UL)
 
#define PMU_CNF_WAKE_FILTER_CNF_GPIO_FT_Pos   (2UL)
 
#define PMU_CNF_WAKE_FILTER_CNF_GPIO_FT_Msk   (0xcUL)
 
#define PMU_CNF_WAKE_FILTER_CNF_MON_FT_Pos   (1UL)
 
#define PMU_CNF_WAKE_FILTER_CNF_MON_FT_Msk   (0x2UL)
 
#define PMU_CNF_WAKE_FILTER_CNF_LIN_FT_Pos   (0UL)
 
#define PMU_CNF_WAKE_FILTER_CNF_LIN_FT_Msk   (0x1UL)
 
#define PMU_DRV_CTRL_CNF_OFF_Pos   (6UL)
 
#define PMU_DRV_CTRL_CNF_OFF_Msk   (0xc0UL)
 
#define PMU_DRV_CTRL_CNF_ON_Pos   (4UL)
 
#define PMU_DRV_CTRL_CNF_ON_Msk   (0x30UL)
 
#define PMU_DRV_CTRL_GL2_HOLD_ON_Pos   (3UL)
 
#define PMU_DRV_CTRL_GL2_HOLD_ON_Msk   (0x8UL)
 
#define PMU_DRV_CTRL_GL2_CYC_ON_Pos   (2UL)
 
#define PMU_DRV_CTRL_GL2_CYC_ON_Msk   (0x4UL)
 
#define PMU_DRV_CTRL_GL1_HOLD_ON_Pos   (1UL)
 
#define PMU_DRV_CTRL_GL1_HOLD_ON_Msk   (0x2UL)
 
#define PMU_DRV_CTRL_GL1_CYC_ON_Pos   (0UL)
 
#define PMU_DRV_CTRL_GL1_CYC_ON_Msk   (0x1UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO1_STS_4_Pos   (12UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO1_STS_4_Msk   (0x1000UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO1_STS_2_Pos   (10UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO1_STS_2_Msk   (0x400UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO1_STS_1_Pos   (9UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO1_STS_1_Msk   (0x200UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO1_STS_0_Pos   (8UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO1_STS_0_Msk   (0x100UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO0_STS_5_Pos   (5UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO0_STS_5_Msk   (0x20UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO0_STS_4_Pos   (4UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO0_STS_4_Msk   (0x10UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO0_STS_3_Pos   (3UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO0_STS_3_Msk   (0x8UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO0_STS_2_Pos   (2UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO0_STS_2_Msk   (0x4UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO0_STS_1_Pos   (1UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO0_STS_1_Msk   (0x2UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO0_STS_0_Pos   (0UL)
 
#define PMU_GPIO_WAKE_STATUS_GPIO0_STS_0_Msk   (0x1UL)
 
#define PMU_GPUDATA0to3_DATA3_Pos   (24UL)
 
#define PMU_GPUDATA0to3_DATA3_Msk   (0xff000000UL)
 
#define PMU_GPUDATA0to3_DATA2_Pos   (16UL)
 
#define PMU_GPUDATA0to3_DATA2_Msk   (0xff0000UL)
 
#define PMU_GPUDATA0to3_DATA1_Pos   (8UL)
 
#define PMU_GPUDATA0to3_DATA1_Msk   (0xff00UL)
 
#define PMU_GPUDATA0to3_DATA0_Pos   (0UL)
 
#define PMU_GPUDATA0to3_DATA0_Msk   (0xffUL)
 
#define PMU_GPUDATA4to7_DATA7_Pos   (24UL)
 
#define PMU_GPUDATA4to7_DATA7_Msk   (0xff000000UL)
 
#define PMU_GPUDATA4to7_DATA6_Pos   (16UL)
 
#define PMU_GPUDATA4to7_DATA6_Msk   (0xff0000UL)
 
#define PMU_GPUDATA4to7_DATA5_Pos   (8UL)
 
#define PMU_GPUDATA4to7_DATA5_Msk   (0xff00UL)
 
#define PMU_GPUDATA4to7_DATA4_Pos   (0UL)
 
#define PMU_GPUDATA4to7_DATA4_Msk   (0xffUL)
 
#define PMU_GPUDATA8to11_DATA11_Pos   (24UL)
 
#define PMU_GPUDATA8to11_DATA11_Msk   (0xff000000UL)
 
#define PMU_GPUDATA8to11_DATA10_Pos   (16UL)
 
#define PMU_GPUDATA8to11_DATA10_Msk   (0xff0000UL)
 
#define PMU_GPUDATA8to11_DATA9_Pos   (8UL)
 
#define PMU_GPUDATA8to11_DATA9_Msk   (0xff00UL)
 
#define PMU_GPUDATA8to11_DATA8_Pos   (0UL)
 
#define PMU_GPUDATA8to11_DATA8_Msk   (0xffUL)
 
#define PMU_HIGHSIDE_CTRL_SPARE_Pos   (10UL)
 
#define PMU_HIGHSIDE_CTRL_SPARE_Msk   (0x400UL)
 
#define PMU_HIGHSIDE_CTRL_HS1_CYC_EN_Pos   (2UL)
 
#define PMU_HIGHSIDE_CTRL_HS1_CYC_EN_Msk   (0x4UL)
 
#define PMU_LIN_WAKE_EN_LIN_WAKE_EN_Pos   (7UL)
 
#define PMU_LIN_WAKE_EN_LIN_WAKE_EN_Msk   (0x80UL)
 
#define PMU_MON_CNF1_MON4_STS_Pos   (31UL)
 
#define PMU_MON_CNF1_MON4_STS_Msk   (0x80000000UL)
 
#define PMU_MON_CNF1_MON4_NSLEEP_SPARE_Pos   (30UL)
 
#define PMU_MON_CNF1_MON4_NSLEEP_SPARE_Msk   (0x40000000UL)
 
#define PMU_MON_CNF1_MON4_PU_Pos   (29UL)
 
#define PMU_MON_CNF1_MON4_PU_Msk   (0x20000000UL)
 
#define PMU_MON_CNF1_MON4_PD_Pos   (28UL)
 
#define PMU_MON_CNF1_MON4_PD_Msk   (0x10000000UL)
 
#define PMU_MON_CNF1_MON4_CYC_Pos   (27UL)
 
#define PMU_MON_CNF1_MON4_CYC_Msk   (0x8000000UL)
 
#define PMU_MON_CNF1_MON4_RISE_Pos   (26UL)
 
#define PMU_MON_CNF1_MON4_RISE_Msk   (0x4000000UL)
 
#define PMU_MON_CNF1_MON4_FALL_Pos   (25UL)
 
#define PMU_MON_CNF1_MON4_FALL_Msk   (0x2000000UL)
 
#define PMU_MON_CNF1_MON4_EN_Pos   (24UL)
 
#define PMU_MON_CNF1_MON4_EN_Msk   (0x1000000UL)
 
#define PMU_MON_CNF1_MON3_STS_Pos   (23UL)
 
#define PMU_MON_CNF1_MON3_STS_Msk   (0x800000UL)
 
#define PMU_MON_CNF1_MON3_NSLEEP_SPARE_Pos   (22UL)
 
#define PMU_MON_CNF1_MON3_NSLEEP_SPARE_Msk   (0x400000UL)
 
#define PMU_MON_CNF1_MON3_PU_Pos   (21UL)
 
#define PMU_MON_CNF1_MON3_PU_Msk   (0x200000UL)
 
#define PMU_MON_CNF1_MON3_PD_Pos   (20UL)
 
#define PMU_MON_CNF1_MON3_PD_Msk   (0x100000UL)
 
#define PMU_MON_CNF1_MON3_CYC_Pos   (19UL)
 
#define PMU_MON_CNF1_MON3_CYC_Msk   (0x80000UL)
 
#define PMU_MON_CNF1_MON3_RISE_Pos   (18UL)
 
#define PMU_MON_CNF1_MON3_RISE_Msk   (0x40000UL)
 
#define PMU_MON_CNF1_MON3_FALL_Pos   (17UL)
 
#define PMU_MON_CNF1_MON3_FALL_Msk   (0x20000UL)
 
#define PMU_MON_CNF1_MON3_EN_Pos   (16UL)
 
#define PMU_MON_CNF1_MON3_EN_Msk   (0x10000UL)
 
#define PMU_MON_CNF1_MON2_STS_Pos   (15UL)
 
#define PMU_MON_CNF1_MON2_STS_Msk   (0x8000UL)
 
#define PMU_MON_CNF1_MON2_NSLEEP_SPARE_Pos   (14UL)
 
#define PMU_MON_CNF1_MON2_NSLEEP_SPARE_Msk   (0x4000UL)
 
#define PMU_MON_CNF1_MON2_PU_Pos   (13UL)
 
#define PMU_MON_CNF1_MON2_PU_Msk   (0x2000UL)
 
#define PMU_MON_CNF1_MON2_PD_Pos   (12UL)
 
#define PMU_MON_CNF1_MON2_PD_Msk   (0x1000UL)
 
#define PMU_MON_CNF1_MON2_CYC_Pos   (11UL)
 
#define PMU_MON_CNF1_MON2_CYC_Msk   (0x800UL)
 
#define PMU_MON_CNF1_MON2_RISE_Pos   (10UL)
 
#define PMU_MON_CNF1_MON2_RISE_Msk   (0x400UL)
 
#define PMU_MON_CNF1_MON2_FALL_Pos   (9UL)
 
#define PMU_MON_CNF1_MON2_FALL_Msk   (0x200UL)
 
#define PMU_MON_CNF1_MON2_EN_Pos   (8UL)
 
#define PMU_MON_CNF1_MON2_EN_Msk   (0x100UL)
 
#define PMU_MON_CNF1_MON1_STS_Pos   (7UL)
 
#define PMU_MON_CNF1_MON1_STS_Msk   (0x80UL)
 
#define PMU_MON_CNF1_MON1_NSLEEP_SPARE_Pos   (6UL)
 
#define PMU_MON_CNF1_MON1_NSLEEP_SPARE_Msk   (0x40UL)
 
#define PMU_MON_CNF1_MON1_PU_Pos   (5UL)
 
#define PMU_MON_CNF1_MON1_PU_Msk   (0x20UL)
 
#define PMU_MON_CNF1_MON1_PD_Pos   (4UL)
 
#define PMU_MON_CNF1_MON1_PD_Msk   (0x10UL)
 
#define PMU_MON_CNF1_MON1_CYC_Pos   (3UL)
 
#define PMU_MON_CNF1_MON1_CYC_Msk   (0x8UL)
 
#define PMU_MON_CNF1_MON1_RISE_Pos   (2UL)
 
#define PMU_MON_CNF1_MON1_RISE_Msk   (0x4UL)
 
#define PMU_MON_CNF1_MON1_FALL_Pos   (1UL)
 
#define PMU_MON_CNF1_MON1_FALL_Msk   (0x2UL)
 
#define PMU_MON_CNF1_MON1_EN_Pos   (0UL)
 
#define PMU_MON_CNF1_MON1_EN_Msk   (0x1UL)
 
#define PMU_MON_CNF2_MON5_STS_Pos   (7UL)
 
#define PMU_MON_CNF2_MON5_STS_Msk   (0x80UL)
 
#define PMU_MON_CNF2_MON5_NSLEEP_SPARE_Pos   (6UL)
 
#define PMU_MON_CNF2_MON5_NSLEEP_SPARE_Msk   (0x40UL)
 
#define PMU_MON_CNF2_MON5_PU_Pos   (5UL)
 
#define PMU_MON_CNF2_MON5_PU_Msk   (0x20UL)
 
#define PMU_MON_CNF2_MON5_PD_Pos   (4UL)
 
#define PMU_MON_CNF2_MON5_PD_Msk   (0x10UL)
 
#define PMU_MON_CNF2_MON5_CYC_Pos   (3UL)
 
#define PMU_MON_CNF2_MON5_CYC_Msk   (0x8UL)
 
#define PMU_MON_CNF2_MON5_RISE_Pos   (2UL)
 
#define PMU_MON_CNF2_MON5_RISE_Msk   (0x4UL)
 
#define PMU_MON_CNF2_MON5_FALL_Pos   (1UL)
 
#define PMU_MON_CNF2_MON5_FALL_Msk   (0x2UL)
 
#define PMU_MON_CNF2_MON5_EN_Pos   (0UL)
 
#define PMU_MON_CNF2_MON5_EN_Msk   (0x1UL)
 
#define PMU_OT_CTRL_PMU_OT_EN_Pos   (7UL)
 
#define PMU_OT_CTRL_PMU_OT_EN_Msk   (0x80UL)
 
#define PMU_OT_CTRL_PMU_OT_WAKE_EN_Pos   (6UL)
 
#define PMU_OT_CTRL_PMU_OT_WAKE_EN_Msk   (0x40UL)
 
#define PMU_OT_CTRL_PMU_OT_INT_EN_Pos   (5UL)
 
#define PMU_OT_CTRL_PMU_OT_INT_EN_Msk   (0x20UL)
 
#define PMU_OT_CTRL_PMU_OT_TH_CNF_Pos   (0UL)
 
#define PMU_OT_CTRL_PMU_OT_TH_CNF_Msk   (0xfUL)
 
#define PMU_PORCFG_CNF_FILT_Pos   (0UL)
 
#define PMU_PORCFG_CNF_FILT_Msk   (0x3UL)
 
#define PMU_RESET_STS_LOCKUP_Pos   (10UL)
 
#define PMU_RESET_STS_LOCKUP_Msk   (0x400UL)
 
#define PMU_RESET_STS_PMU_SOFT_Pos   (9UL)
 
#define PMU_RESET_STS_PMU_SOFT_Msk   (0x200UL)
 
#define PMU_RESET_STS_PMU_IntWDT_Pos   (8UL)
 
#define PMU_RESET_STS_PMU_IntWDT_Msk   (0x100UL)
 
#define PMU_RESET_STS_PMU_VS_POR_Pos   (7UL)
 
#define PMU_RESET_STS_PMU_VS_POR_Msk   (0x80UL)
 
#define PMU_RESET_STS_PMU_PIN_Pos   (6UL)
 
#define PMU_RESET_STS_PMU_PIN_Msk   (0x40UL)
 
#define PMU_RESET_STS_PMU_ExtWDT_Pos   (5UL)
 
#define PMU_RESET_STS_PMU_ExtWDT_Msk   (0x20UL)
 
#define PMU_RESET_STS_PMU_ClkWDT_Pos   (4UL)
 
#define PMU_RESET_STS_PMU_ClkWDT_Msk   (0x10UL)
 
#define PMU_RESET_STS_PMU_LPR_Pos   (3UL)
 
#define PMU_RESET_STS_PMU_LPR_Msk   (0x8UL)
 
#define PMU_RESET_STS_PMU_SleepEX_Pos   (2UL)
 
#define PMU_RESET_STS_PMU_SleepEX_Msk   (0x4UL)
 
#define PMU_RESET_STS_PMU_WAKE_Pos   (1UL)
 
#define PMU_RESET_STS_PMU_WAKE_Msk   (0x2UL)
 
#define PMU_RESET_STS_SYS_FAIL_Pos   (0UL)
 
#define PMU_RESET_STS_SYS_FAIL_Msk   (0x1UL)
 
#define PMU_SLEEP_CYC_SENSE_S_DEL_Pos   (24UL)
 
#define PMU_SLEEP_CYC_SENSE_S_DEL_Msk   (0x7000000UL)
 
#define PMU_SLEEP_CYC_WAKE_E01_Pos   (20UL)
 
#define PMU_SLEEP_CYC_WAKE_E01_Msk   (0x300000UL)
 
#define PMU_SLEEP_CYC_WAKE_M03_Pos   (16UL)
 
#define PMU_SLEEP_CYC_WAKE_M03_Msk   (0xf0000UL)
 
#define PMU_SLEEP_CYC_SENSE_E01_Pos   (12UL)
 
#define PMU_SLEEP_CYC_SENSE_E01_Msk   (0x3000UL)
 
#define PMU_SLEEP_CYC_SENSE_M03_Pos   (8UL)
 
#define PMU_SLEEP_CYC_SENSE_M03_Msk   (0xf00UL)
 
#define PMU_SLEEP_CYC_SENSE_EN_Pos   (3UL)
 
#define PMU_SLEEP_CYC_SENSE_EN_Msk   (0x8UL)
 
#define PMU_SLEEP_CYC_WAKE_EN_Pos   (2UL)
 
#define PMU_SLEEP_CYC_WAKE_EN_Msk   (0x4UL)
 
#define PMU_SLEEP_EN_0V9_N_Pos   (1UL)
 
#define PMU_SLEEP_EN_0V9_N_Msk   (0x2UL)
 
#define PMU_SLEEP_WAKE_W_RST_Pos   (0UL)
 
#define PMU_SLEEP_WAKE_W_RST_Msk   (0x1UL)
 
#define PMU_SUPPLY_STS_PMU_5V_OVERLOAD_SC_Pos   (13UL)
 
#define PMU_SUPPLY_STS_PMU_5V_OVERLOAD_SC_Msk   (0x2000UL)
 
#define PMU_SUPPLY_STS_PMU_5V_OVERVOLT_SC_Pos   (12UL)
 
#define PMU_SUPPLY_STS_PMU_5V_OVERVOLT_SC_Msk   (0x1000UL)
 
#define PMU_SUPPLY_STS_PMU_OVERTEMP_SC_Pos   (11UL)
 
#define PMU_SUPPLY_STS_PMU_OVERTEMP_SC_Msk   (0x800UL)
 
#define PMU_SUPPLY_STS_PMU_1V5_OVERLOAD_SC_Pos   (9UL)
 
#define PMU_SUPPLY_STS_PMU_1V5_OVERLOAD_SC_Msk   (0x200UL)
 
#define PMU_SUPPLY_STS_PMU_1V5_OVERVOLT_SC_Pos   (8UL)
 
#define PMU_SUPPLY_STS_PMU_1V5_OVERVOLT_SC_Msk   (0x100UL)
 
#define PMU_SUPPLY_STS_PMU_5V_FAIL_EN_Pos   (6UL)
 
#define PMU_SUPPLY_STS_PMU_5V_FAIL_EN_Msk   (0x40UL)
 
#define PMU_SUPPLY_STS_PMU_5V_OVERLOAD_Pos   (5UL)
 
#define PMU_SUPPLY_STS_PMU_5V_OVERLOAD_Msk   (0x20UL)
 
#define PMU_SUPPLY_STS_PMU_5V_OVERVOLT_Pos   (4UL)
 
#define PMU_SUPPLY_STS_PMU_5V_OVERVOLT_Msk   (0x10UL)
 
#define PMU_SUPPLY_STS_PMU_OVERTEMP_Pos   (3UL)
 
#define PMU_SUPPLY_STS_PMU_OVERTEMP_Msk   (0x8UL)
 
#define PMU_SUPPLY_STS_PMU_1V5_FAIL_EN_Pos   (2UL)
 
#define PMU_SUPPLY_STS_PMU_1V5_FAIL_EN_Msk   (0x4UL)
 
#define PMU_SUPPLY_STS_PMU_1V5_OVERLOAD_Pos   (1UL)
 
#define PMU_SUPPLY_STS_PMU_1V5_OVERLOAD_Msk   (0x2UL)
 
#define PMU_SUPPLY_STS_PMU_1V5_OVERVOLT_Pos   (0UL)
 
#define PMU_SUPPLY_STS_PMU_1V5_OVERVOLT_Msk   (0x1UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_OT_SC_Pos   (13UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_OT_SC_Msk   (0x2000UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_UV_ISC_Pos   (12UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_UV_ISC_Msk   (0x1000UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_OT_ISC_Pos   (11UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_OT_ISC_Msk   (0x800UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_STABLE_Pos   (7UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_STABLE_Msk   (0x80UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_OT_Pos   (6UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_OT_Msk   (0x40UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_OT_STS_Pos   (5UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_OT_STS_Msk   (0x20UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_UV_IS_Pos   (4UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_UV_IS_Msk   (0x10UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_OT_IS_Pos   (3UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_OT_IS_Msk   (0x8UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_FAIL_EN_Pos   (2UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_FAIL_EN_Msk   (0x4UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_CYC_EN_Pos   (1UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_CYC_EN_Msk   (0x2UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_ENABLE_Pos   (0UL)
 
#define PMU_VDDEXT_CTRL_VDDEXT_ENABLE_Msk   (0x1UL)
 
#define PMU_WAKE_CNF_GPIO0_CYC_5_Pos   (21UL)
 
#define PMU_WAKE_CNF_GPIO0_CYC_5_Msk   (0x200000UL)
 
#define PMU_WAKE_CNF_GPIO0_CYC_4_Pos   (20UL)
 
#define PMU_WAKE_CNF_GPIO0_CYC_4_Msk   (0x100000UL)
 
#define PMU_WAKE_CNF_GPIO0_CYC_3_Pos   (19UL)
 
#define PMU_WAKE_CNF_GPIO0_CYC_3_Msk   (0x80000UL)
 
#define PMU_WAKE_CNF_GPIO0_CYC_2_Pos   (18UL)
 
#define PMU_WAKE_CNF_GPIO0_CYC_2_Msk   (0x40000UL)
 
#define PMU_WAKE_CNF_GPIO0_CYC_1_Pos   (17UL)
 
#define PMU_WAKE_CNF_GPIO0_CYC_1_Msk   (0x20000UL)
 
#define PMU_WAKE_CNF_GPIO0_CYC_0_Pos   (16UL)
 
#define PMU_WAKE_CNF_GPIO0_CYC_0_Msk   (0x10000UL)
 
#define PMU_WAKE_CNF_GPIO0_FA_5_Pos   (13UL)
 
#define PMU_WAKE_CNF_GPIO0_FA_5_Msk   (0x2000UL)
 
#define PMU_WAKE_CNF_GPIO0_FA_4_Pos   (12UL)
 
#define PMU_WAKE_CNF_GPIO0_FA_4_Msk   (0x1000UL)
 
#define PMU_WAKE_CNF_GPIO0_FA_3_Pos   (11UL)
 
#define PMU_WAKE_CNF_GPIO0_FA_3_Msk   (0x800UL)
 
#define PMU_WAKE_CNF_GPIO0_FA_2_Pos   (10UL)
 
#define PMU_WAKE_CNF_GPIO0_FA_2_Msk   (0x400UL)
 
#define PMU_WAKE_CNF_GPIO0_FA_1_Pos   (9UL)
 
#define PMU_WAKE_CNF_GPIO0_FA_1_Msk   (0x200UL)
 
#define PMU_WAKE_CNF_GPIO0_FA_0_Pos   (8UL)
 
#define PMU_WAKE_CNF_GPIO0_FA_0_Msk   (0x100UL)
 
#define PMU_WAKE_CNF_GPIO0_RI_5_Pos   (5UL)
 
#define PMU_WAKE_CNF_GPIO0_RI_5_Msk   (0x20UL)
 
#define PMU_WAKE_CNF_GPIO0_RI_4_Pos   (4UL)
 
#define PMU_WAKE_CNF_GPIO0_RI_4_Msk   (0x10UL)
 
#define PMU_WAKE_CNF_GPIO0_RI_3_Pos   (3UL)
 
#define PMU_WAKE_CNF_GPIO0_RI_3_Msk   (0x8UL)
 
#define PMU_WAKE_CNF_GPIO0_RI_2_Pos   (2UL)
 
#define PMU_WAKE_CNF_GPIO0_RI_2_Msk   (0x4UL)
 
#define PMU_WAKE_CNF_GPIO0_RI_1_Pos   (1UL)
 
#define PMU_WAKE_CNF_GPIO0_RI_1_Msk   (0x2UL)
 
#define PMU_WAKE_CNF_GPIO0_RI_0_Pos   (0UL)
 
#define PMU_WAKE_CNF_GPIO0_RI_0_Msk   (0x1UL)
 
#define PMU_WAKE_CNF_GPIO1_CYC_4_Pos   (20UL)
 
#define PMU_WAKE_CNF_GPIO1_CYC_4_Msk   (0x100000UL)
 
#define PMU_WAKE_CNF_GPIO1_CYC_2_Pos   (18UL)
 
#define PMU_WAKE_CNF_GPIO1_CYC_2_Msk   (0x40000UL)
 
#define PMU_WAKE_CNF_GPIO1_CYC_1_Pos   (17UL)
 
#define PMU_WAKE_CNF_GPIO1_CYC_1_Msk   (0x20000UL)
 
#define PMU_WAKE_CNF_GPIO1_CYC_0_Pos   (16UL)
 
#define PMU_WAKE_CNF_GPIO1_CYC_0_Msk   (0x10000UL)
 
#define PMU_WAKE_CNF_GPIO1_FA_4_Pos   (12UL)
 
#define PMU_WAKE_CNF_GPIO1_FA_4_Msk   (0x1000UL)
 
#define PMU_WAKE_CNF_GPIO1_FA_2_Pos   (10UL)
 
#define PMU_WAKE_CNF_GPIO1_FA_2_Msk   (0x400UL)
 
#define PMU_WAKE_CNF_GPIO1_FA_1_Pos   (9UL)
 
#define PMU_WAKE_CNF_GPIO1_FA_1_Msk   (0x200UL)
 
#define PMU_WAKE_CNF_GPIO1_FA_0_Pos   (8UL)
 
#define PMU_WAKE_CNF_GPIO1_FA_0_Msk   (0x100UL)
 
#define PMU_WAKE_CNF_GPIO1_RI_4_Pos   (4UL)
 
#define PMU_WAKE_CNF_GPIO1_RI_4_Msk   (0x10UL)
 
#define PMU_WAKE_CNF_GPIO1_RI_2_Pos   (2UL)
 
#define PMU_WAKE_CNF_GPIO1_RI_2_Msk   (0x4UL)
 
#define PMU_WAKE_CNF_GPIO1_RI_1_Pos   (1UL)
 
#define PMU_WAKE_CNF_GPIO1_RI_1_Msk   (0x2UL)
 
#define PMU_WAKE_CNF_GPIO1_RI_0_Pos   (0UL)
 
#define PMU_WAKE_CNF_GPIO1_RI_0_Msk   (0x1UL)
 
#define PMU_WAKE_STATUS_VDDEXT_UV_Pos   (18UL)
 
#define PMU_WAKE_STATUS_VDDEXT_UV_Msk   (0x40000UL)
 
#define PMU_WAKE_STATUS_VDDEXT_OT_Pos   (17UL)
 
#define PMU_WAKE_STATUS_VDDEXT_OT_Msk   (0x20000UL)
 
#define PMU_WAKE_STATUS_PMU_OT_Pos   (16UL)
 
#define PMU_WAKE_STATUS_PMU_OT_Msk   (0x10000UL)
 
#define PMU_WAKE_STATUS_MON5_WAKE_STS_Pos   (12UL)
 
#define PMU_WAKE_STATUS_MON5_WAKE_STS_Msk   (0x1000UL)
 
#define PMU_WAKE_STATUS_MON4_WAKE_STS_Pos   (11UL)
 
#define PMU_WAKE_STATUS_MON4_WAKE_STS_Msk   (0x800UL)
 
#define PMU_WAKE_STATUS_MON3_WAKE_STS_Pos   (10UL)
 
#define PMU_WAKE_STATUS_MON3_WAKE_STS_Msk   (0x400UL)
 
#define PMU_WAKE_STATUS_MON2_WAKE_STS_Pos   (9UL)
 
#define PMU_WAKE_STATUS_MON2_WAKE_STS_Msk   (0x200UL)
 
#define PMU_WAKE_STATUS_MON1_WAKE_STS_Pos   (8UL)
 
#define PMU_WAKE_STATUS_MON1_WAKE_STS_Msk   (0x100UL)
 
#define PMU_WAKE_STATUS_GPIO2_Pos   (6UL)
 
#define PMU_WAKE_STATUS_GPIO2_Msk   (0x40UL)
 
#define PMU_WAKE_STATUS_FAIL_Pos   (5UL)
 
#define PMU_WAKE_STATUS_FAIL_Msk   (0x20UL)
 
#define PMU_WAKE_STATUS_CYC_WAKE_Pos   (4UL)
 
#define PMU_WAKE_STATUS_CYC_WAKE_Msk   (0x10UL)
 
#define PMU_WAKE_STATUS_GPIO1_Pos   (3UL)
 
#define PMU_WAKE_STATUS_GPIO1_Msk   (0x8UL)
 
#define PMU_WAKE_STATUS_GPIO0_Pos   (2UL)
 
#define PMU_WAKE_STATUS_GPIO0_Msk   (0x4UL)
 
#define PMU_WAKE_STATUS_MON_Pos   (1UL)
 
#define PMU_WAKE_STATUS_MON_Msk   (0x2UL)
 
#define PMU_WAKE_STATUS_LIN_WAKE_Pos   (0UL)
 
#define PMU_WAKE_STATUS_LIN_WAKE_Msk   (0x1UL)
 
#define PMU_WFS_PMU_OT_FAIL_Pos   (8UL)
 
#define PMU_WFS_PMU_OT_FAIL_Msk   (0x100UL)
 
#define PMU_WFS_LP_CLKWD_Pos   (7UL)
 
#define PMU_WFS_LP_CLKWD_Msk   (0x80UL)
 
#define PMU_WFS_WDT1_SEQ_FAIL_Pos   (6UL)
 
#define PMU_WFS_WDT1_SEQ_FAIL_Msk   (0x40UL)
 
#define PMU_WFS_SYS_OT_Pos   (5UL)
 
#define PMU_WFS_SYS_OT_Msk   (0x20UL)
 
#define PMU_WFS_SYS_CLK_WDT_Pos   (4UL)
 
#define PMU_WFS_SYS_CLK_WDT_Msk   (0x10UL)
 
#define PMU_WFS_PMU_5V_OVL_Pos   (3UL)
 
#define PMU_WFS_PMU_5V_OVL_Msk   (0x8UL)
 
#define PMU_WFS_PMU_1V5_OVL_Pos   (2UL)
 
#define PMU_WFS_PMU_1V5_OVL_Msk   (0x4UL)
 
#define PMU_WFS_SUPP_TMOUT_Pos   (1UL)
 
#define PMU_WFS_SUPP_TMOUT_Msk   (0x2UL)
 
#define PMU_WFS_SUPP_SHORT_Pos   (0UL)
 
#define PMU_WFS_SUPP_SHORT_Msk   (0x1UL)
 
#define PORT_P0_ALTSEL0_PP5_Pos   (5UL)
 
#define PORT_P0_ALTSEL0_PP5_Msk   (0x20UL)
 
#define PORT_P0_ALTSEL0_PP4_Pos   (4UL)
 
#define PORT_P0_ALTSEL0_PP4_Msk   (0x10UL)
 
#define PORT_P0_ALTSEL0_PP3_Pos   (3UL)
 
#define PORT_P0_ALTSEL0_PP3_Msk   (0x8UL)
 
#define PORT_P0_ALTSEL0_PP2_Pos   (2UL)
 
#define PORT_P0_ALTSEL0_PP2_Msk   (0x4UL)
 
#define PORT_P0_ALTSEL0_PP1_Pos   (1UL)
 
#define PORT_P0_ALTSEL0_PP1_Msk   (0x2UL)
 
#define PORT_P0_ALTSEL0_PP0_Pos   (0UL)
 
#define PORT_P0_ALTSEL0_PP0_Msk   (0x1UL)
 
#define PORT_P0_ALTSEL1_PP5_Pos   (5UL)
 
#define PORT_P0_ALTSEL1_PP5_Msk   (0x20UL)
 
#define PORT_P0_ALTSEL1_PP4_Pos   (4UL)
 
#define PORT_P0_ALTSEL1_PP4_Msk   (0x10UL)
 
#define PORT_P0_ALTSEL1_PP3_Pos   (3UL)
 
#define PORT_P0_ALTSEL1_PP3_Msk   (0x8UL)
 
#define PORT_P0_ALTSEL1_PP2_Pos   (2UL)
 
#define PORT_P0_ALTSEL1_PP2_Msk   (0x4UL)
 
#define PORT_P0_ALTSEL1_PP1_Pos   (1UL)
 
#define PORT_P0_ALTSEL1_PP1_Msk   (0x2UL)
 
#define PORT_P0_ALTSEL1_PP0_Pos   (0UL)
 
#define PORT_P0_ALTSEL1_PP0_Msk   (0x1UL)
 
#define PORT_P0_DATA_PP5_STS_Pos   (21UL)
 
#define PORT_P0_DATA_PP5_STS_Msk   (0x200000UL)
 
#define PORT_P0_DATA_PP4_STS_Pos   (20UL)
 
#define PORT_P0_DATA_PP4_STS_Msk   (0x100000UL)
 
#define PORT_P0_DATA_PP3_STS_Pos   (19UL)
 
#define PORT_P0_DATA_PP3_STS_Msk   (0x80000UL)
 
#define PORT_P0_DATA_PP2_STS_Pos   (18UL)
 
#define PORT_P0_DATA_PP2_STS_Msk   (0x40000UL)
 
#define PORT_P0_DATA_PP1_STS_Pos   (17UL)
 
#define PORT_P0_DATA_PP1_STS_Msk   (0x20000UL)
 
#define PORT_P0_DATA_PP0_STS_Pos   (16UL)
 
#define PORT_P0_DATA_PP0_STS_Msk   (0x10000UL)
 
#define PORT_P0_DATA_PP5_Pos   (5UL)
 
#define PORT_P0_DATA_PP5_Msk   (0x20UL)
 
#define PORT_P0_DATA_PP4_Pos   (4UL)
 
#define PORT_P0_DATA_PP4_Msk   (0x10UL)
 
#define PORT_P0_DATA_PP3_Pos   (3UL)
 
#define PORT_P0_DATA_PP3_Msk   (0x8UL)
 
#define PORT_P0_DATA_PP2_Pos   (2UL)
 
#define PORT_P0_DATA_PP2_Msk   (0x4UL)
 
#define PORT_P0_DATA_PP1_Pos   (1UL)
 
#define PORT_P0_DATA_PP1_Msk   (0x2UL)
 
#define PORT_P0_DATA_PP0_Pos   (0UL)
 
#define PORT_P0_DATA_PP0_Msk   (0x1UL)
 
#define PORT_P0_DIR_PP5_INEN_Pos   (21UL)
 
#define PORT_P0_DIR_PP5_INEN_Msk   (0x200000UL)
 
#define PORT_P0_DIR_PP4_INEN_Pos   (20UL)
 
#define PORT_P0_DIR_PP4_INEN_Msk   (0x100000UL)
 
#define PORT_P0_DIR_PP3_INEN_Pos   (19UL)
 
#define PORT_P0_DIR_PP3_INEN_Msk   (0x80000UL)
 
#define PORT_P0_DIR_PP2_INEN_Pos   (18UL)
 
#define PORT_P0_DIR_PP2_INEN_Msk   (0x40000UL)
 
#define PORT_P0_DIR_PP1_INEN_Pos   (17UL)
 
#define PORT_P0_DIR_PP1_INEN_Msk   (0x20000UL)
 
#define PORT_P0_DIR_PP0_INEN_Pos   (16UL)
 
#define PORT_P0_DIR_PP0_INEN_Msk   (0x10000UL)
 
#define PORT_P0_DIR_PP5_Pos   (5UL)
 
#define PORT_P0_DIR_PP5_Msk   (0x20UL)
 
#define PORT_P0_DIR_PP4_Pos   (4UL)
 
#define PORT_P0_DIR_PP4_Msk   (0x10UL)
 
#define PORT_P0_DIR_PP3_Pos   (3UL)
 
#define PORT_P0_DIR_PP3_Msk   (0x8UL)
 
#define PORT_P0_DIR_PP2_Pos   (2UL)
 
#define PORT_P0_DIR_PP2_Msk   (0x4UL)
 
#define PORT_P0_DIR_PP1_Pos   (1UL)
 
#define PORT_P0_DIR_PP1_Msk   (0x2UL)
 
#define PORT_P0_DIR_PP0_Pos   (0UL)
 
#define PORT_P0_DIR_PP0_Msk   (0x1UL)
 
#define PORT_P0_OD_PP5_Pos   (5UL)
 
#define PORT_P0_OD_PP5_Msk   (0x20UL)
 
#define PORT_P0_OD_PP4_Pos   (4UL)
 
#define PORT_P0_OD_PP4_Msk   (0x10UL)
 
#define PORT_P0_OD_PP3_Pos   (3UL)
 
#define PORT_P0_OD_PP3_Msk   (0x8UL)
 
#define PORT_P0_OD_PP2_Pos   (2UL)
 
#define PORT_P0_OD_PP2_Msk   (0x4UL)
 
#define PORT_P0_OD_PP1_Pos   (1UL)
 
#define PORT_P0_OD_PP1_Msk   (0x2UL)
 
#define PORT_P0_OD_PP0_Pos   (0UL)
 
#define PORT_P0_OD_PP0_Msk   (0x1UL)
 
#define PORT_P0_PUDEN_PP5_Pos   (5UL)
 
#define PORT_P0_PUDEN_PP5_Msk   (0x20UL)
 
#define PORT_P0_PUDEN_PP4_Pos   (4UL)
 
#define PORT_P0_PUDEN_PP4_Msk   (0x10UL)
 
#define PORT_P0_PUDEN_PP3_Pos   (3UL)
 
#define PORT_P0_PUDEN_PP3_Msk   (0x8UL)
 
#define PORT_P0_PUDEN_PP2_Pos   (2UL)
 
#define PORT_P0_PUDEN_PP2_Msk   (0x4UL)
 
#define PORT_P0_PUDEN_PP1_Pos   (1UL)
 
#define PORT_P0_PUDEN_PP1_Msk   (0x2UL)
 
#define PORT_P0_PUDEN_PP0_Pos   (0UL)
 
#define PORT_P0_PUDEN_PP0_Msk   (0x1UL)
 
#define PORT_P0_PUDSEL_PP5_Pos   (5UL)
 
#define PORT_P0_PUDSEL_PP5_Msk   (0x20UL)
 
#define PORT_P0_PUDSEL_PP4_Pos   (4UL)
 
#define PORT_P0_PUDSEL_PP4_Msk   (0x10UL)
 
#define PORT_P0_PUDSEL_PP3_Pos   (3UL)
 
#define PORT_P0_PUDSEL_PP3_Msk   (0x8UL)
 
#define PORT_P0_PUDSEL_PP2_Pos   (2UL)
 
#define PORT_P0_PUDSEL_PP2_Msk   (0x4UL)
 
#define PORT_P0_PUDSEL_PP1_Pos   (1UL)
 
#define PORT_P0_PUDSEL_PP1_Msk   (0x2UL)
 
#define PORT_P0_PUDSEL_PP0_Pos   (0UL)
 
#define PORT_P0_PUDSEL_PP0_Msk   (0x1UL)
 
#define PORT_P1_ALTSEL0_PP4_Pos   (4UL)
 
#define PORT_P1_ALTSEL0_PP4_Msk   (0x10UL)
 
#define PORT_P1_ALTSEL0_PP2_Pos   (2UL)
 
#define PORT_P1_ALTSEL0_PP2_Msk   (0x4UL)
 
#define PORT_P1_ALTSEL0_PP1_Pos   (1UL)
 
#define PORT_P1_ALTSEL0_PP1_Msk   (0x2UL)
 
#define PORT_P1_ALTSEL0_PP0_Pos   (0UL)
 
#define PORT_P1_ALTSEL0_PP0_Msk   (0x1UL)
 
#define PORT_P1_ALTSEL1_PP4_Pos   (4UL)
 
#define PORT_P1_ALTSEL1_PP4_Msk   (0x10UL)
 
#define PORT_P1_ALTSEL1_PP2_Pos   (2UL)
 
#define PORT_P1_ALTSEL1_PP2_Msk   (0x4UL)
 
#define PORT_P1_ALTSEL1_PP1_Pos   (1UL)
 
#define PORT_P1_ALTSEL1_PP1_Msk   (0x2UL)
 
#define PORT_P1_ALTSEL1_PP0_Pos   (0UL)
 
#define PORT_P1_ALTSEL1_PP0_Msk   (0x1UL)
 
#define PORT_P1_DATA_PP4_STS_Pos   (20UL)
 
#define PORT_P1_DATA_PP4_STS_Msk   (0x100000UL)
 
#define PORT_P1_DATA_PP2_STS_Pos   (18UL)
 
#define PORT_P1_DATA_PP2_STS_Msk   (0x40000UL)
 
#define PORT_P1_DATA_PP1_STS_Pos   (17UL)
 
#define PORT_P1_DATA_PP1_STS_Msk   (0x20000UL)
 
#define PORT_P1_DATA_PP0_STS_Pos   (16UL)
 
#define PORT_P1_DATA_PP0_STS_Msk   (0x10000UL)
 
#define PORT_P1_DATA_PP4_Pos   (4UL)
 
#define PORT_P1_DATA_PP4_Msk   (0x10UL)
 
#define PORT_P1_DATA_PP2_Pos   (2UL)
 
#define PORT_P1_DATA_PP2_Msk   (0x4UL)
 
#define PORT_P1_DATA_PP1_Pos   (1UL)
 
#define PORT_P1_DATA_PP1_Msk   (0x2UL)
 
#define PORT_P1_DATA_PP0_Pos   (0UL)
 
#define PORT_P1_DATA_PP0_Msk   (0x1UL)
 
#define PORT_P1_DIR_PP4_INEN_Pos   (20UL)
 
#define PORT_P1_DIR_PP4_INEN_Msk   (0x100000UL)
 
#define PORT_P1_DIR_PP2_INEN_Pos   (18UL)
 
#define PORT_P1_DIR_PP2_INEN_Msk   (0x40000UL)
 
#define PORT_P1_DIR_PP1_INEN_Pos   (17UL)
 
#define PORT_P1_DIR_PP1_INEN_Msk   (0x20000UL)
 
#define PORT_P1_DIR_PP0_INEN_Pos   (16UL)
 
#define PORT_P1_DIR_PP0_INEN_Msk   (0x10000UL)
 
#define PORT_P1_DIR_PP4_Pos   (4UL)
 
#define PORT_P1_DIR_PP4_Msk   (0x10UL)
 
#define PORT_P1_DIR_PP2_Pos   (2UL)
 
#define PORT_P1_DIR_PP2_Msk   (0x4UL)
 
#define PORT_P1_DIR_PP1_Pos   (1UL)
 
#define PORT_P1_DIR_PP1_Msk   (0x2UL)
 
#define PORT_P1_DIR_PP0_Pos   (0UL)
 
#define PORT_P1_DIR_PP0_Msk   (0x1UL)
 
#define PORT_P1_OD_PP4_Pos   (4UL)
 
#define PORT_P1_OD_PP4_Msk   (0x10UL)
 
#define PORT_P1_OD_PP2_Pos   (2UL)
 
#define PORT_P1_OD_PP2_Msk   (0x4UL)
 
#define PORT_P1_OD_PP1_Pos   (1UL)
 
#define PORT_P1_OD_PP1_Msk   (0x2UL)
 
#define PORT_P1_OD_PP0_Pos   (0UL)
 
#define PORT_P1_OD_PP0_Msk   (0x1UL)
 
#define PORT_P1_PUDEN_PP4_Pos   (4UL)
 
#define PORT_P1_PUDEN_PP4_Msk   (0x10UL)
 
#define PORT_P1_PUDEN_PP2_Pos   (2UL)
 
#define PORT_P1_PUDEN_PP2_Msk   (0x4UL)
 
#define PORT_P1_PUDEN_PP1_Pos   (1UL)
 
#define PORT_P1_PUDEN_PP1_Msk   (0x2UL)
 
#define PORT_P1_PUDEN_PP0_Pos   (0UL)
 
#define PORT_P1_PUDEN_PP0_Msk   (0x1UL)
 
#define PORT_P1_PUDSEL_PP4_Pos   (4UL)
 
#define PORT_P1_PUDSEL_PP4_Msk   (0x10UL)
 
#define PORT_P1_PUDSEL_PP2_Pos   (2UL)
 
#define PORT_P1_PUDSEL_PP2_Msk   (0x4UL)
 
#define PORT_P1_PUDSEL_PP1_Pos   (1UL)
 
#define PORT_P1_PUDSEL_PP1_Msk   (0x2UL)
 
#define PORT_P1_PUDSEL_PP0_Pos   (0UL)
 
#define PORT_P1_PUDSEL_PP0_Msk   (0x1UL)
 
#define PORT_P2_DATA_PP7_Pos   (7UL)
 
#define PORT_P2_DATA_PP7_Msk   (0x80UL)
 
#define PORT_P2_DATA_PP3_Pos   (3UL)
 
#define PORT_P2_DATA_PP3_Msk   (0x8UL)
 
#define PORT_P2_DATA_PP2_Pos   (2UL)
 
#define PORT_P2_DATA_PP2_Msk   (0x4UL)
 
#define PORT_P2_DATA_PP1_Pos   (1UL)
 
#define PORT_P2_DATA_PP1_Msk   (0x2UL)
 
#define PORT_P2_DATA_PP0_Pos   (0UL)
 
#define PORT_P2_DATA_PP0_Msk   (0x1UL)
 
#define PORT_P2_DIR_PP7_Pos   (7UL)
 
#define PORT_P2_DIR_PP7_Msk   (0x80UL)
 
#define PORT_P2_DIR_PP3_Pos   (3UL)
 
#define PORT_P2_DIR_PP3_Msk   (0x8UL)
 
#define PORT_P2_DIR_PP2_Pos   (2UL)
 
#define PORT_P2_DIR_PP2_Msk   (0x4UL)
 
#define PORT_P2_DIR_PP1_Pos   (1UL)
 
#define PORT_P2_DIR_PP1_Msk   (0x2UL)
 
#define PORT_P2_DIR_PP0_Pos   (0UL)
 
#define PORT_P2_DIR_PP0_Msk   (0x1UL)
 
#define PORT_P2_PUDEN_PP7_Pos   (7UL)
 
#define PORT_P2_PUDEN_PP7_Msk   (0x80UL)
 
#define PORT_P2_PUDEN_PP3_Pos   (3UL)
 
#define PORT_P2_PUDEN_PP3_Msk   (0x8UL)
 
#define PORT_P2_PUDEN_PP2_Pos   (2UL)
 
#define PORT_P2_PUDEN_PP2_Msk   (0x4UL)
 
#define PORT_P2_PUDEN_PP1_Pos   (1UL)
 
#define PORT_P2_PUDEN_PP1_Msk   (0x2UL)
 
#define PORT_P2_PUDEN_PP0_Pos   (0UL)
 
#define PORT_P2_PUDEN_PP0_Msk   (0x1UL)
 
#define PORT_P2_PUDSEL_PP7_Pos   (7UL)
 
#define PORT_P2_PUDSEL_PP7_Msk   (0x80UL)
 
#define PORT_P2_PUDSEL_PP3_Pos   (3UL)
 
#define PORT_P2_PUDSEL_PP3_Msk   (0x8UL)
 
#define PORT_P2_PUDSEL_PP2_Pos   (2UL)
 
#define PORT_P2_PUDSEL_PP2_Msk   (0x4UL)
 
#define PORT_P2_PUDSEL_PP1_Pos   (1UL)
 
#define PORT_P2_PUDSEL_PP1_Msk   (0x2UL)
 
#define PORT_P2_PUDSEL_PP0_Pos   (0UL)
 
#define PORT_P2_PUDSEL_PP0_Msk   (0x1UL)
 
#define SCU_ADC1_CLK_DPP1_CLK_DIV_Pos   (8UL)
 
#define SCU_ADC1_CLK_DPP1_CLK_DIV_Msk   (0x300UL)
 
#define SCU_ADC1_CLK_ADC1_CLK_DIV_Pos   (0UL)
 
#define SCU_ADC1_CLK_ADC1_CLK_DIV_Msk   (0xfUL)
 
#define SCU_APCLK_CPCLK_DIV_Pos   (29UL)
 
#define SCU_APCLK_CPCLK_DIV_Msk   (0x20000000UL)
 
#define SCU_APCLK_CPCLK_SEL_Pos   (28UL)
 
#define SCU_APCLK_CPCLK_SEL_Msk   (0x10000000UL)
 
#define SCU_APCLK_BGCLK_DIV_Pos   (25UL)
 
#define SCU_APCLK_BGCLK_DIV_Msk   (0x2000000UL)
 
#define SCU_APCLK_BGCLK_SEL_Pos   (24UL)
 
#define SCU_APCLK_BGCLK_SEL_Msk   (0x1000000UL)
 
#define SCU_APCLK_APCLK2FAC_Pos   (8UL)
 
#define SCU_APCLK_APCLK2FAC_Msk   (0x1f00UL)
 
#define SCU_APCLK_APCLK1FAC_Pos   (0UL)
 
#define SCU_APCLK_APCLK1FAC_Msk   (0x3UL)
 
#define SCU_APCLK_CTRL_CLKWDT_IE_Pos   (8UL)
 
#define SCU_APCLK_CTRL_CLKWDT_IE_Msk   (0x100UL)
 
#define SCU_APCLK_CTRL_APCLK_SET_Pos   (0UL)
 
#define SCU_APCLK_CTRL_APCLK_SET_Msk   (0x1UL)
 
#define SCU_APCLK_SCLR_APCLK3SCLR_Pos   (16UL)
 
#define SCU_APCLK_SCLR_APCLK3SCLR_Msk   (0x10000UL)
 
#define SCU_APCLK_SCLR_APCLK2SCLR_Pos   (8UL)
 
#define SCU_APCLK_SCLR_APCLK2SCLR_Msk   (0x100UL)
 
#define SCU_APCLK_SCLR_APCLK1SCLR_Pos   (0UL)
 
#define SCU_APCLK_SCLR_APCLK1SCLR_Msk   (0x1UL)
 
#define SCU_APCLK_STS_BRDRV_CLK_ERR_STS_Pos   (20UL)
 
#define SCU_APCLK_STS_BRDRV_CLK_ERR_STS_Msk   (0x100000UL)
 
#define SCU_APCLK_STS_APCLK3STS_Pos   (16UL)
 
#define SCU_APCLK_STS_APCLK3STS_Msk   (0x10000UL)
 
#define SCU_APCLK_STS_APCLK2STS_Pos   (8UL)
 
#define SCU_APCLK_STS_APCLK2STS_Msk   (0x300UL)
 
#define SCU_APCLK_STS_APCLK_ERR_STS_Pos   (4UL)
 
#define SCU_APCLK_STS_APCLK_ERR_STS_Msk   (0x10UL)
 
#define SCU_APCLK_STS_APCLK1STS_Pos   (0UL)
 
#define SCU_APCLK_STS_APCLK1STS_Msk   (0x3UL)
 
#define SCU_BCON1_BR1_PRE_Pos   (1UL)
 
#define SCU_BCON1_BR1_PRE_Msk   (0xeUL)
 
#define SCU_BCON1_BR1_R_Pos   (0UL)
 
#define SCU_BCON1_BR1_R_Msk   (0x1UL)
 
#define SCU_BCON2_BR2_PRE_Pos   (1UL)
 
#define SCU_BCON2_BR2_PRE_Msk   (0xeUL)
 
#define SCU_BCON2_BR2_R_Pos   (0UL)
 
#define SCU_BCON2_BR2_R_Msk   (0x1UL)
 
#define SCU_BG1_BG1_TIM_VALUE_Pos   (16UL)
 
#define SCU_BG1_BG1_TIM_VALUE_Msk   (0x7ff0000UL)
 
#define SCU_BG1_BG1_BR_VALUE_Pos   (0UL)
 
#define SCU_BG1_BG1_BR_VALUE_Msk   (0x7ffUL)
 
#define SCU_BG2_BG2_TIM_VALUE_Pos   (16UL)
 
#define SCU_BG2_BG2_TIM_VALUE_Msk   (0x7ff0000UL)
 
#define SCU_BG2_BG2_BR_VALUE_Pos   (0UL)
 
#define SCU_BG2_BG2_BR_VALUE_Msk   (0x7ffUL)
 
#define SCU_BGL1_BG1_FD_SEL_Pos   (0UL)
 
#define SCU_BGL1_BG1_FD_SEL_Msk   (0x1fUL)
 
#define SCU_BGL2_BG2_FD_SEL_Pos   (0UL)
 
#define SCU_BGL2_BG2_FD_SEL_Msk   (0x1fUL)
 
#define SCU_BRDRV_CLK_BRDRV_TFILT_DIV_Pos   (8UL)
 
#define SCU_BRDRV_CLK_BRDRV_TFILT_DIV_Msk   (0x1f00UL)
 
#define SCU_BRDRV_CLK_BRDRV_CLK_DIV_Pos   (0UL)
 
#define SCU_BRDRV_CLK_BRDRV_CLK_DIV_Msk   (0x3UL)
 
#define SCU_CMCON2_PBA0CLKREL_Pos   (0UL)
 
#define SCU_CMCON2_PBA0CLKREL_Msk   (0x1UL)
 
#define SCU_COCON_EN_Pos   (7UL)
 
#define SCU_COCON_EN_Msk   (0x80UL)
 
#define SCU_COCON_COUTS1_Pos   (6UL)
 
#define SCU_COCON_COUTS1_Msk   (0x40UL)
 
#define SCU_COCON_TLEN_Pos   (5UL)
 
#define SCU_COCON_TLEN_Msk   (0x20UL)
 
#define SCU_COCON_COUTS0_Pos   (4UL)
 
#define SCU_COCON_COUTS0_Msk   (0x10UL)
 
#define SCU_COCON_COREL_Pos   (0UL)
 
#define SCU_COCON_COREL_Msk   (0xfUL)
 
#define SCU_EDCCON_NVMIE_Pos   (2UL)
 
#define SCU_EDCCON_NVMIE_Msk   (0x4UL)
 
#define SCU_EDCCON_RIE_Pos   (0UL)
 
#define SCU_EDCCON_RIE_Msk   (0x1UL)
 
#define SCU_EDCSCLR_RSBEC_Pos   (4UL)
 
#define SCU_EDCSCLR_RSBEC_Msk   (0x10UL)
 
#define SCU_EDCSCLR_NVMDBEC_Pos   (2UL)
 
#define SCU_EDCSCLR_NVMDBEC_Msk   (0x4UL)
 
#define SCU_EDCSCLR_RDBEC_Pos   (0UL)
 
#define SCU_EDCSCLR_RDBEC_Msk   (0x1UL)
 
#define SCU_EDCSTAT_RSBE_Pos   (4UL)
 
#define SCU_EDCSTAT_RSBE_Msk   (0x10UL)
 
#define SCU_EDCSTAT_NVMDBE_Pos   (2UL)
 
#define SCU_EDCSTAT_NVMDBE_Msk   (0x4UL)
 
#define SCU_EDCSTAT_RDBE_Pos   (0UL)
 
#define SCU_EDCSTAT_RDBE_Msk   (0x1UL)
 
#define SCU_EXICON0_EXINT2_Pos   (4UL)
 
#define SCU_EXICON0_EXINT2_Msk   (0x30UL)
 
#define SCU_EXICON0_EXINT1_Pos   (2UL)
 
#define SCU_EXICON0_EXINT1_Msk   (0xcUL)
 
#define SCU_EXICON0_EXINT0_Pos   (0UL)
 
#define SCU_EXICON0_EXINT0_Msk   (0x3UL)
 
#define SCU_EXICON1_MON4_Pos   (6UL)
 
#define SCU_EXICON1_MON4_Msk   (0xc0UL)
 
#define SCU_EXICON1_MON3_Pos   (4UL)
 
#define SCU_EXICON1_MON3_Msk   (0x30UL)
 
#define SCU_EXICON1_MON2_Pos   (2UL)
 
#define SCU_EXICON1_MON2_Msk   (0xcUL)
 
#define SCU_EXICON1_MON1_Pos   (0UL)
 
#define SCU_EXICON1_MON1_Msk   (0x3UL)
 
#define SCU_GPT12ICLR_GPT12CRC_Pos   (5UL)
 
#define SCU_GPT12ICLR_GPT12CRC_Msk   (0x20UL)
 
#define SCU_GPT12ICLR_GPT2T6C_Pos   (4UL)
 
#define SCU_GPT12ICLR_GPT2T6C_Msk   (0x10UL)
 
#define SCU_GPT12ICLR_GPT2T5C_Pos   (3UL)
 
#define SCU_GPT12ICLR_GPT2T5C_Msk   (0x8UL)
 
#define SCU_GPT12ICLR_GPT1T4C_Pos   (2UL)
 
#define SCU_GPT12ICLR_GPT1T4C_Msk   (0x4UL)
 
#define SCU_GPT12ICLR_GPT1T3C_Pos   (1UL)
 
#define SCU_GPT12ICLR_GPT1T3C_Msk   (0x2UL)
 
#define SCU_GPT12ICLR_GPT1T2C_Pos   (0UL)
 
#define SCU_GPT12ICLR_GPT1T2C_Msk   (0x1UL)
 
#define SCU_GPT12IEN_CRIE_Pos   (5UL)
 
#define SCU_GPT12IEN_CRIE_Msk   (0x20UL)
 
#define SCU_GPT12IEN_T6IE_Pos   (4UL)
 
#define SCU_GPT12IEN_T6IE_Msk   (0x10UL)
 
#define SCU_GPT12IEN_T5IE_Pos   (3UL)
 
#define SCU_GPT12IEN_T5IE_Msk   (0x8UL)
 
#define SCU_GPT12IEN_T4IE_Pos   (2UL)
 
#define SCU_GPT12IEN_T4IE_Msk   (0x4UL)
 
#define SCU_GPT12IEN_T3IE_Pos   (1UL)
 
#define SCU_GPT12IEN_T3IE_Msk   (0x2UL)
 
#define SCU_GPT12IEN_T2IE_Pos   (0UL)
 
#define SCU_GPT12IEN_T2IE_Msk   (0x1UL)
 
#define SCU_GPT12IRC_GPT12CR_Pos   (5UL)
 
#define SCU_GPT12IRC_GPT12CR_Msk   (0x20UL)
 
#define SCU_GPT12IRC_GPT2T6_Pos   (4UL)
 
#define SCU_GPT12IRC_GPT2T6_Msk   (0x10UL)
 
#define SCU_GPT12IRC_GPT2T5_Pos   (3UL)
 
#define SCU_GPT12IRC_GPT2T5_Msk   (0x8UL)
 
#define SCU_GPT12IRC_GPT1T4_Pos   (2UL)
 
#define SCU_GPT12IRC_GPT1T4_Msk   (0x4UL)
 
#define SCU_GPT12IRC_GPT1T3_Pos   (1UL)
 
#define SCU_GPT12IRC_GPT1T3_Msk   (0x2UL)
 
#define SCU_GPT12IRC_GPT1T2_Pos   (0UL)
 
#define SCU_GPT12IRC_GPT1T2_Msk   (0x1UL)
 
#define SCU_GPT12PISEL_GPT12_SEL_Pos   (5UL)
 
#define SCU_GPT12PISEL_GPT12_SEL_Msk   (0x20UL)
 
#define SCU_GPT12PISEL_TRIG_CONF_Pos   (4UL)
 
#define SCU_GPT12PISEL_TRIG_CONF_Msk   (0x10UL)
 
#define SCU_GPT12PISEL_GPT12_Pos   (0UL)
 
#define SCU_GPT12PISEL_GPT12_Msk   (0xfUL)
 
#define SCU_ID_PRODID_Pos   (3UL)
 
#define SCU_ID_PRODID_Msk   (0xf8UL)
 
#define SCU_ID_VERID_Pos   (0UL)
 
#define SCU_ID_VERID_Msk   (0x7UL)
 
#define SCU_IEN0_EA_Pos   (31UL)
 
#define SCU_IEN0_EA_Msk   (0x80000000UL)
 
#define SCU_IRCON0_EXINT2F_Pos   (5UL)
 
#define SCU_IRCON0_EXINT2F_Msk   (0x20UL)
 
#define SCU_IRCON0_EXINT2R_Pos   (4UL)
 
#define SCU_IRCON0_EXINT2R_Msk   (0x10UL)
 
#define SCU_IRCON0_EXINT1F_Pos   (3UL)
 
#define SCU_IRCON0_EXINT1F_Msk   (0x8UL)
 
#define SCU_IRCON0_EXINT1R_Pos   (2UL)
 
#define SCU_IRCON0_EXINT1R_Msk   (0x4UL)
 
#define SCU_IRCON0_EXINT0F_Pos   (1UL)
 
#define SCU_IRCON0_EXINT0F_Msk   (0x2UL)
 
#define SCU_IRCON0_EXINT0R_Pos   (0UL)
 
#define SCU_IRCON0_EXINT0R_Msk   (0x1UL)
 
#define SCU_IRCON0CLR_EXINT2FC_Pos   (5UL)
 
#define SCU_IRCON0CLR_EXINT2FC_Msk   (0x20UL)
 
#define SCU_IRCON0CLR_EXINT2RC_Pos   (4UL)
 
#define SCU_IRCON0CLR_EXINT2RC_Msk   (0x10UL)
 
#define SCU_IRCON0CLR_EXINT1FC_Pos   (3UL)
 
#define SCU_IRCON0CLR_EXINT1FC_Msk   (0x8UL)
 
#define SCU_IRCON0CLR_EXINT1RC_Pos   (2UL)
 
#define SCU_IRCON0CLR_EXINT1RC_Msk   (0x4UL)
 
#define SCU_IRCON0CLR_EXINT0FC_Pos   (1UL)
 
#define SCU_IRCON0CLR_EXINT0FC_Msk   (0x2UL)
 
#define SCU_IRCON0CLR_EXINT0RC_Pos   (0UL)
 
#define SCU_IRCON0CLR_EXINT0RC_Msk   (0x1UL)
 
#define SCU_IRCON1_MON4F_Pos   (7UL)
 
#define SCU_IRCON1_MON4F_Msk   (0x80UL)
 
#define SCU_IRCON1_MON4R_Pos   (6UL)
 
#define SCU_IRCON1_MON4R_Msk   (0x40UL)
 
#define SCU_IRCON1_MON3F_Pos   (5UL)
 
#define SCU_IRCON1_MON3F_Msk   (0x20UL)
 
#define SCU_IRCON1_MON3R_Pos   (4UL)
 
#define SCU_IRCON1_MON3R_Msk   (0x10UL)
 
#define SCU_IRCON1_MON2F_Pos   (3UL)
 
#define SCU_IRCON1_MON2F_Msk   (0x8UL)
 
#define SCU_IRCON1_MON2R_Pos   (2UL)
 
#define SCU_IRCON1_MON2R_Msk   (0x4UL)
 
#define SCU_IRCON1_MON1F_Pos   (1UL)
 
#define SCU_IRCON1_MON1F_Msk   (0x2UL)
 
#define SCU_IRCON1_MON1R_Pos   (0UL)
 
#define SCU_IRCON1_MON1R_Msk   (0x1UL)
 
#define SCU_IRCON1CLR_MON4FC_Pos   (7UL)
 
#define SCU_IRCON1CLR_MON4FC_Msk   (0x80UL)
 
#define SCU_IRCON1CLR_MON4RC_Pos   (6UL)
 
#define SCU_IRCON1CLR_MON4RC_Msk   (0x40UL)
 
#define SCU_IRCON1CLR_MON3FC_Pos   (5UL)
 
#define SCU_IRCON1CLR_MON3FC_Msk   (0x20UL)
 
#define SCU_IRCON1CLR_MON3RC_Pos   (4UL)
 
#define SCU_IRCON1CLR_MON3RC_Msk   (0x10UL)
 
#define SCU_IRCON1CLR_MON2FC_Pos   (3UL)
 
#define SCU_IRCON1CLR_MON2FC_Msk   (0x8UL)
 
#define SCU_IRCON1CLR_MON2RC_Pos   (2UL)
 
#define SCU_IRCON1CLR_MON2RC_Msk   (0x4UL)
 
#define SCU_IRCON1CLR_MON1FC_Pos   (1UL)
 
#define SCU_IRCON1CLR_MON1FC_Msk   (0x2UL)
 
#define SCU_IRCON1CLR_MON1RC_Pos   (0UL)
 
#define SCU_IRCON1CLR_MON1RC_Msk   (0x1UL)
 
#define SCU_IRCON2_RIR1_Pos   (2UL)
 
#define SCU_IRCON2_RIR1_Msk   (0x4UL)
 
#define SCU_IRCON2_TIR1_Pos   (1UL)
 
#define SCU_IRCON2_TIR1_Msk   (0x2UL)
 
#define SCU_IRCON2_EIR1_Pos   (0UL)
 
#define SCU_IRCON2_EIR1_Msk   (0x1UL)
 
#define SCU_IRCON2CLR_RIR1C_Pos   (2UL)
 
#define SCU_IRCON2CLR_RIR1C_Msk   (0x4UL)
 
#define SCU_IRCON2CLR_TIR1C_Pos   (1UL)
 
#define SCU_IRCON2CLR_TIR1C_Msk   (0x2UL)
 
#define SCU_IRCON2CLR_EIR1C_Pos   (0UL)
 
#define SCU_IRCON2CLR_EIR1C_Msk   (0x1UL)
 
#define SCU_IRCON3_RIR2_Pos   (2UL)
 
#define SCU_IRCON3_RIR2_Msk   (0x4UL)
 
#define SCU_IRCON3_TIR2_Pos   (1UL)
 
#define SCU_IRCON3_TIR2_Msk   (0x2UL)
 
#define SCU_IRCON3_EIR2_Pos   (0UL)
 
#define SCU_IRCON3_EIR2_Msk   (0x1UL)
 
#define SCU_IRCON3CLR_RIR2C_Pos   (2UL)
 
#define SCU_IRCON3CLR_RIR2C_Msk   (0x4UL)
 
#define SCU_IRCON3CLR_TIR2C_Pos   (1UL)
 
#define SCU_IRCON3CLR_TIR2C_Msk   (0x2UL)
 
#define SCU_IRCON3CLR_EIR2C_Pos   (0UL)
 
#define SCU_IRCON3CLR_EIR2C_Msk   (0x1UL)
 
#define SCU_IRCON4_CCU6SR3_Pos   (20UL)
 
#define SCU_IRCON4_CCU6SR3_Msk   (0x100000UL)
 
#define SCU_IRCON4_CCU6SR2_Pos   (16UL)
 
#define SCU_IRCON4_CCU6SR2_Msk   (0x10000UL)
 
#define SCU_IRCON4_CCU6SR1_Pos   (4UL)
 
#define SCU_IRCON4_CCU6SR1_Msk   (0x10UL)
 
#define SCU_IRCON4_CCU6SR0_Pos   (0UL)
 
#define SCU_IRCON4_CCU6SR0_Msk   (0x1UL)
 
#define SCU_IRCON4CLR_CCU6SR3C_Pos   (20UL)
 
#define SCU_IRCON4CLR_CCU6SR3C_Msk   (0x100000UL)
 
#define SCU_IRCON4CLR_CCU6SR2C_Pos   (16UL)
 
#define SCU_IRCON4CLR_CCU6SR2C_Msk   (0x10000UL)
 
#define SCU_IRCON4CLR_CCU6SR1C_Pos   (4UL)
 
#define SCU_IRCON4CLR_CCU6SR1C_Msk   (0x10UL)
 
#define SCU_IRCON4CLR_CCU6SR0C_Pos   (0UL)
 
#define SCU_IRCON4CLR_CCU6SR0C_Msk   (0x1UL)
 
#define SCU_IRCON5_WAKEUP_Pos   (0UL)
 
#define SCU_IRCON5_WAKEUP_Msk   (0x1UL)
 
#define SCU_IRCON5CLR_WAKEUPC_Pos   (0UL)
 
#define SCU_IRCON5CLR_WAKEUPC_Msk   (0x1UL)
 
#define SCU_LINSCLR_ERRSYNC_Pos   (5UL)
 
#define SCU_LINSCLR_ERRSYNC_Msk   (0x20UL)
 
#define SCU_LINSCLR_EOFSYNC_Pos   (4UL)
 
#define SCU_LINSCLR_EOFSYNC_Msk   (0x10UL)
 
#define SCU_LINSCLR_BRKC_Pos   (3UL)
 
#define SCU_LINSCLR_BRKC_Msk   (0x8UL)
 
#define SCU_LINST_SYNEN_Pos   (6UL)
 
#define SCU_LINST_SYNEN_Msk   (0x40UL)
 
#define SCU_LINST_ERRSYN_Pos   (5UL)
 
#define SCU_LINST_ERRSYN_Msk   (0x20UL)
 
#define SCU_LINST_EOFSYN_Pos   (4UL)
 
#define SCU_LINST_EOFSYN_Msk   (0x10UL)
 
#define SCU_LINST_BRK_Pos   (3UL)
 
#define SCU_LINST_BRK_Msk   (0x8UL)
 
#define SCU_LINST_BGSEL_Pos   (1UL)
 
#define SCU_LINST_BGSEL_Msk   (0x6UL)
 
#define SCU_LINST_BRDIS_Pos   (0UL)
 
#define SCU_LINST_BRDIS_Msk   (0x1UL)
 
#define SCU_MEM_ACC_STS_ROM_PROT_ERR_Pos   (4UL)
 
#define SCU_MEM_ACC_STS_ROM_PROT_ERR_Msk   (0x10UL)
 
#define SCU_MEM_ACC_STS_NVM_SFR_ADDR_ERR_Pos   (3UL)
 
#define SCU_MEM_ACC_STS_NVM_SFR_ADDR_ERR_Msk   (0x8UL)
 
#define SCU_MEM_ACC_STS_NVM_SFR_PROT_ERR_Pos   (2UL)
 
#define SCU_MEM_ACC_STS_NVM_SFR_PROT_ERR_Msk   (0x4UL)
 
#define SCU_MEM_ACC_STS_NVM_ADDR_ERR_Pos   (1UL)
 
#define SCU_MEM_ACC_STS_NVM_ADDR_ERR_Msk   (0x2UL)
 
#define SCU_MEM_ACC_STS_NVM_PROT_ERR_Pos   (0UL)
 
#define SCU_MEM_ACC_STS_NVM_PROT_ERR_Msk   (0x1UL)
 
#define SCU_MEMSTAT_RAM_TEST_MODE_Pos   (22UL)
 
#define SCU_MEMSTAT_RAM_TEST_MODE_Msk   (0x400000UL)
 
#define SCU_MEMSTAT_RAM_VAL_KEYS_Pos   (20UL)
 
#define SCU_MEMSTAT_RAM_VAL_KEYS_Msk   (0x300000UL)
 
#define SCU_MEMSTAT_NVM_DATA_MODE_Pos   (18UL)
 
#define SCU_MEMSTAT_NVM_DATA_MODE_Msk   (0x40000UL)
 
#define SCU_MEMSTAT_NVM_VAL_KEYS_Pos   (16UL)
 
#define SCU_MEMSTAT_NVM_VAL_KEYS_Msk   (0x30000UL)
 
#define SCU_MEMSTAT_SASTATUS_Pos   (6UL)
 
#define SCU_MEMSTAT_SASTATUS_Msk   (0xc0UL)
 
#define SCU_MEMSTAT_SECTORINFO_Pos   (0UL)
 
#define SCU_MEMSTAT_SECTORINFO_Msk   (0x3fUL)
 
#define SCU_MODIEN1_RIREN2_Pos   (10UL)
 
#define SCU_MODIEN1_RIREN2_Msk   (0x400UL)
 
#define SCU_MODIEN1_TIREN2_Pos   (9UL)
 
#define SCU_MODIEN1_TIREN2_Msk   (0x200UL)
 
#define SCU_MODIEN1_EIREN2_Pos   (8UL)
 
#define SCU_MODIEN1_EIREN2_Msk   (0x100UL)
 
#define SCU_MODIEN1_RIREN1_Pos   (2UL)
 
#define SCU_MODIEN1_RIREN1_Msk   (0x4UL)
 
#define SCU_MODIEN1_TIREN1_Pos   (1UL)
 
#define SCU_MODIEN1_TIREN1_Msk   (0x2UL)
 
#define SCU_MODIEN1_EIREN1_Pos   (0UL)
 
#define SCU_MODIEN1_EIREN1_Msk   (0x1UL)
 
#define SCU_MODIEN2_TIEN2_Pos   (7UL)
 
#define SCU_MODIEN2_TIEN2_Msk   (0x80UL)
 
#define SCU_MODIEN2_RIEN2_Pos   (6UL)
 
#define SCU_MODIEN2_RIEN2_Msk   (0x40UL)
 
#define SCU_MODIEN2_EXINT2_EN_Pos   (5UL)
 
#define SCU_MODIEN2_EXINT2_EN_Msk   (0x20UL)
 
#define SCU_MODIEN2_TIEN1_Pos   (1UL)
 
#define SCU_MODIEN2_TIEN1_Msk   (0x2UL)
 
#define SCU_MODIEN2_RIEN1_Pos   (0UL)
 
#define SCU_MODIEN2_RIEN1_Msk   (0x1UL)
 
#define SCU_MODIEN3_IE0_Pos   (0UL)
 
#define SCU_MODIEN3_IE0_Msk   (0x1UL)
 
#define SCU_MODIEN4_IE1_Pos   (0UL)
 
#define SCU_MODIEN4_IE1_Msk   (0x1UL)
 
#define SCU_MODPISEL_SSC12_S_MRST_OUTSEL_Pos   (18UL)
 
#define SCU_MODPISEL_SSC12_S_MRST_OUTSEL_Msk   (0x40000UL)
 
#define SCU_MODPISEL_SSC12_M_MTSR_OUTSEL_Pos   (17UL)
 
#define SCU_MODPISEL_SSC12_M_MTSR_OUTSEL_Msk   (0x20000UL)
 
#define SCU_MODPISEL_SSC12_M_SCK_OUTSEL_Pos   (16UL)
 
#define SCU_MODPISEL_SSC12_M_SCK_OUTSEL_Msk   (0x10000UL)
 
#define SCU_MODPISEL_U_TX_CONDIS_Pos   (7UL)
 
#define SCU_MODPISEL_U_TX_CONDIS_Msk   (0x80UL)
 
#define SCU_MODPISEL_URIOS1_Pos   (6UL)
 
#define SCU_MODPISEL_URIOS1_Msk   (0x40UL)
 
#define SCU_MODPISEL_EXINT2IS_Pos   (4UL)
 
#define SCU_MODPISEL_EXINT2IS_Msk   (0x30UL)
 
#define SCU_MODPISEL_EXINT1IS_Pos   (2UL)
 
#define SCU_MODPISEL_EXINT1IS_Msk   (0xcUL)
 
#define SCU_MODPISEL_EXINT0IS_Pos   (0UL)
 
#define SCU_MODPISEL_EXINT0IS_Msk   (0x3UL)
 
#define SCU_MODPISEL1_T21EXCON_Pos   (7UL)
 
#define SCU_MODPISEL1_T21EXCON_Msk   (0x80UL)
 
#define SCU_MODPISEL1_T2EXCON_Pos   (6UL)
 
#define SCU_MODPISEL1_T2EXCON_Msk   (0x40UL)
 
#define SCU_MODPISEL2_T21EXISCNF_Pos   (10UL)
 
#define SCU_MODPISEL2_T21EXISCNF_Msk   (0xc00UL)
 
#define SCU_MODPISEL2_T2EXISCNF_Pos   (8UL)
 
#define SCU_MODPISEL2_T2EXISCNF_Msk   (0x300UL)
 
#define SCU_MODPISEL2_T21EXIS_Pos   (6UL)
 
#define SCU_MODPISEL2_T21EXIS_Msk   (0xc0UL)
 
#define SCU_MODPISEL2_T2EXIS_Pos   (4UL)
 
#define SCU_MODPISEL2_T2EXIS_Msk   (0x30UL)
 
#define SCU_MODPISEL2_T21IS_Pos   (2UL)
 
#define SCU_MODPISEL2_T21IS_Msk   (0xcUL)
 
#define SCU_MODPISEL2_T2IS_Pos   (0UL)
 
#define SCU_MODPISEL2_T2IS_Msk   (0x3UL)
 
#define SCU_MODPISEL3_URIOS2_Pos   (6UL)
 
#define SCU_MODPISEL3_URIOS2_Msk   (0x40UL)
 
#define SCU_MODPISEL4_DU4TRIGGEN_Pos   (24UL)
 
#define SCU_MODPISEL4_DU4TRIGGEN_Msk   (0x7000000UL)
 
#define SCU_MODPISEL4_DU3TRIGGEN_Pos   (16UL)
 
#define SCU_MODPISEL4_DU3TRIGGEN_Msk   (0x70000UL)
 
#define SCU_MODPISEL4_DU2TRIGGEN_Pos   (8UL)
 
#define SCU_MODPISEL4_DU2TRIGGEN_Msk   (0x700UL)
 
#define SCU_MODPISEL4_DU1TRIGGEN_Pos   (0UL)
 
#define SCU_MODPISEL4_DU1TRIGGEN_Msk   (0x7UL)
 
#define SCU_MODSUSP_ADC1_SUSP_Pos   (10UL)
 
#define SCU_MODSUSP_ADC1_SUSP_Msk   (0x400UL)
 
#define SCU_MODSUSP_MU_SUSP_Pos   (9UL)
 
#define SCU_MODSUSP_MU_SUSP_Msk   (0x200UL)
 
#define SCU_MODSUSP_WDT1SUSP_Pos   (7UL)
 
#define SCU_MODSUSP_WDT1SUSP_Msk   (0x80UL)
 
#define SCU_MODSUSP_T21_SUSP_Pos   (6UL)
 
#define SCU_MODSUSP_T21_SUSP_Msk   (0x40UL)
 
#define SCU_MODSUSP_GPT12_SUSP_Pos   (4UL)
 
#define SCU_MODSUSP_GPT12_SUSP_Msk   (0x10UL)
 
#define SCU_MODSUSP_T2_SUSP_Pos   (3UL)
 
#define SCU_MODSUSP_T2_SUSP_Msk   (0x8UL)
 
#define SCU_MODSUSP_T13SUSP_Pos   (2UL)
 
#define SCU_MODSUSP_T13SUSP_Msk   (0x4UL)
 
#define SCU_MODSUSP_T12SUSP_Pos   (1UL)
 
#define SCU_MODSUSP_T12SUSP_Msk   (0x2UL)
 
#define SCU_MODSUSP_WDTSUSP_Pos   (0UL)
 
#define SCU_MODSUSP_WDTSUSP_Msk   (0x1UL)
 
#define SCU_MONIEN_MON4IE_Pos   (3UL)
 
#define SCU_MONIEN_MON4IE_Msk   (0x8UL)
 
#define SCU_MONIEN_MON3IE_Pos   (2UL)
 
#define SCU_MONIEN_MON3IE_Msk   (0x4UL)
 
#define SCU_MONIEN_MON2IE_Pos   (1UL)
 
#define SCU_MONIEN_MON2IE_Msk   (0x2UL)
 
#define SCU_MONIEN_MON1IE_Pos   (0UL)
 
#define SCU_MONIEN_MON1IE_Msk   (0x1UL)
 
#define SCU_NMICON_NMISTOF_Pos   (8UL)
 
#define SCU_NMICON_NMISTOF_Msk   (0x100UL)
 
#define SCU_NMICON_NMISUP_Pos   (7UL)
 
#define SCU_NMICON_NMISUP_Msk   (0x80UL)
 
#define SCU_NMICON_NMIECC_Pos   (6UL)
 
#define SCU_NMICON_NMIECC_Msk   (0x40UL)
 
#define SCU_NMICON_NMIMAP_Pos   (5UL)
 
#define SCU_NMICON_NMIMAP_Msk   (0x20UL)
 
#define SCU_NMICON_NMIOWD_Pos   (4UL)
 
#define SCU_NMICON_NMIOWD_Msk   (0x10UL)
 
#define SCU_NMICON_NMIOT_Pos   (3UL)
 
#define SCU_NMICON_NMIOT_Msk   (0x8UL)
 
#define SCU_NMICON_NMIWDT_Pos   (0UL)
 
#define SCU_NMICON_NMIWDT_Msk   (0x1UL)
 
#define SCU_NMISR_FNMISTOF_Pos   (8UL)
 
#define SCU_NMISR_FNMISTOF_Msk   (0x100UL)
 
#define SCU_NMISR_FNMISUP_Pos   (7UL)
 
#define SCU_NMISR_FNMISUP_Msk   (0x80UL)
 
#define SCU_NMISR_FNMIECC_Pos   (6UL)
 
#define SCU_NMISR_FNMIECC_Msk   (0x40UL)
 
#define SCU_NMISR_FNMIMAP_Pos   (5UL)
 
#define SCU_NMISR_FNMIMAP_Msk   (0x20UL)
 
#define SCU_NMISR_FNMIOWD_Pos   (4UL)
 
#define SCU_NMISR_FNMIOWD_Msk   (0x10UL)
 
#define SCU_NMISR_FNMIOT_Pos   (3UL)
 
#define SCU_NMISR_FNMIOT_Msk   (0x8UL)
 
#define SCU_NMISR_FNMIWDT_Pos   (0UL)
 
#define SCU_NMISR_FNMIWDT_Msk   (0x1UL)
 
#define SCU_NMISRCLR_FNMIMAPC_Pos   (5UL)
 
#define SCU_NMISRCLR_FNMIMAPC_Msk   (0x20UL)
 
#define SCU_NMISRCLR_FNMIOWDC_Pos   (4UL)
 
#define SCU_NMISRCLR_FNMIOWDC_Msk   (0x10UL)
 
#define SCU_NMISRCLR_FNMIWDTC_Pos   (0UL)
 
#define SCU_NMISRCLR_FNMIWDTC_Msk   (0x1UL)
 
#define SCU_NVM_PROT_STS_DAT_LIN_SIZE_Pos   (26UL)
 
#define SCU_NVM_PROT_STS_DAT_LIN_SIZE_Msk   (0xc000000UL)
 
#define SCU_NVM_PROT_STS_CUS_BSL_SIZE_Pos   (24UL)
 
#define SCU_NVM_PROT_STS_CUS_BSL_SIZE_Msk   (0x3000000UL)
 
#define SCU_NVM_PROT_STS_DAT_NL_PW_Pos   (22UL)
 
#define SCU_NVM_PROT_STS_DAT_NL_PW_Msk   (0x400000UL)
 
#define SCU_NVM_PROT_STS_DAT_LIN_PW_Pos   (21UL)
 
#define SCU_NVM_PROT_STS_DAT_LIN_PW_Msk   (0x200000UL)
 
#define SCU_NVM_PROT_STS_COD_LIN_PW_Pos   (20UL)
 
#define SCU_NVM_PROT_STS_COD_LIN_PW_Msk   (0x100000UL)
 
#define SCU_NVM_PROT_STS_CUS_BSL_PW_Pos   (19UL)
 
#define SCU_NVM_PROT_STS_CUS_BSL_PW_Msk   (0x80000UL)
 
#define SCU_NVM_PROT_STS_DIS_RDUS_S0_Pos   (18UL)
 
#define SCU_NVM_PROT_STS_DIS_RDUS_S0_Msk   (0x40000UL)
 
#define SCU_NVM_PROT_STS_DIS_RDUS_Pos   (17UL)
 
#define SCU_NVM_PROT_STS_DIS_RDUS_Msk   (0x20000UL)
 
#define SCU_NVM_PROT_STS_EN_RD_S0_Pos   (16UL)
 
#define SCU_NVM_PROT_STS_EN_RD_S0_Msk   (0x10000UL)
 
#define SCU_NVM_PROT_STS_EN_PRG_DAT_NL_Pos   (7UL)
 
#define SCU_NVM_PROT_STS_EN_PRG_DAT_NL_Msk   (0x80UL)
 
#define SCU_NVM_PROT_STS_EN_RD_DAT_NL_Pos   (6UL)
 
#define SCU_NVM_PROT_STS_EN_RD_DAT_NL_Msk   (0x40UL)
 
#define SCU_NVM_PROT_STS_EN_PRG_DAT_LIN_Pos   (5UL)
 
#define SCU_NVM_PROT_STS_EN_PRG_DAT_LIN_Msk   (0x20UL)
 
#define SCU_NVM_PROT_STS_EN_RD_DAT_LIN_Pos   (4UL)
 
#define SCU_NVM_PROT_STS_EN_RD_DAT_LIN_Msk   (0x10UL)
 
#define SCU_NVM_PROT_STS_EN_PRG_COD_LIN_Pos   (3UL)
 
#define SCU_NVM_PROT_STS_EN_PRG_COD_LIN_Msk   (0x8UL)
 
#define SCU_NVM_PROT_STS_EN_RD_COD_LIN_Pos   (2UL)
 
#define SCU_NVM_PROT_STS_EN_RD_COD_LIN_Msk   (0x4UL)
 
#define SCU_NVM_PROT_STS_EN_PRG_CUS_BSL_Pos   (1UL)
 
#define SCU_NVM_PROT_STS_EN_PRG_CUS_BSL_Msk   (0x2UL)
 
#define SCU_NVM_PROT_STS_EN_RD_CUS_BSL_Pos   (0UL)
 
#define SCU_NVM_PROT_STS_EN_RD_CUS_BSL_Msk   (0x1UL)
 
#define SCU_P0_POCON0_P0_PDM6_Pos   (24UL)
 
#define SCU_P0_POCON0_P0_PDM6_Msk   (0x7000000UL)
 
#define SCU_P0_POCON0_P0_PDM5_Pos   (20UL)
 
#define SCU_P0_POCON0_P0_PDM5_Msk   (0x700000UL)
 
#define SCU_P0_POCON0_P0_PDM4_Pos   (16UL)
 
#define SCU_P0_POCON0_P0_PDM4_Msk   (0x70000UL)
 
#define SCU_P0_POCON0_P0_PDM3_Pos   (12UL)
 
#define SCU_P0_POCON0_P0_PDM3_Msk   (0x7000UL)
 
#define SCU_P0_POCON0_P0_PDM2_Pos   (8UL)
 
#define SCU_P0_POCON0_P0_PDM2_Msk   (0x700UL)
 
#define SCU_P0_POCON0_P0_PDM1_Pos   (4UL)
 
#define SCU_P0_POCON0_P0_PDM1_Msk   (0x70UL)
 
#define SCU_P0_POCON0_P0_PDM0_Pos   (0UL)
 
#define SCU_P0_POCON0_P0_PDM0_Msk   (0x7UL)
 
#define SCU_P1_POCON0_P1_PDM4_Pos   (16UL)
 
#define SCU_P1_POCON0_P1_PDM4_Msk   (0x70000UL)
 
#define SCU_P1_POCON0_P1_PDM2_Pos   (8UL)
 
#define SCU_P1_POCON0_P1_PDM2_Msk   (0x700UL)
 
#define SCU_P1_POCON0_P1_PDM1_Pos   (4UL)
 
#define SCU_P1_POCON0_P1_PDM1_Msk   (0x70UL)
 
#define SCU_P1_POCON0_P1_PDM0_Pos   (0UL)
 
#define SCU_P1_POCON0_P1_PDM0_Msk   (0x7UL)
 
#define SCU_PASSWD_PASS_Pos   (3UL)
 
#define SCU_PASSWD_PASS_Msk   (0xf8UL)
 
#define SCU_PASSWD_PROTECT_S_Pos   (2UL)
 
#define SCU_PASSWD_PROTECT_S_Msk   (0x4UL)
 
#define SCU_PASSWD_PW_MODE_Pos   (0UL)
 
#define SCU_PASSWD_PW_MODE_Msk   (0x3UL)
 
#define SCU_PMCON_T21_DIS_Pos   (10UL)
 
#define SCU_PMCON_T21_DIS_Msk   (0x400UL)
 
#define SCU_PMCON_SSC2_DIS_Pos   (8UL)
 
#define SCU_PMCON_SSC2_DIS_Msk   (0x100UL)
 
#define SCU_PMCON_GPT12_DIS_Pos   (4UL)
 
#define SCU_PMCON_GPT12_DIS_Msk   (0x10UL)
 
#define SCU_PMCON_T2_DIS_Pos   (3UL)
 
#define SCU_PMCON_T2_DIS_Msk   (0x8UL)
 
#define SCU_PMCON_CCU_DIS_Pos   (2UL)
 
#define SCU_PMCON_CCU_DIS_Msk   (0x4UL)
 
#define SCU_PMCON_SSC1_DIS_Pos   (1UL)
 
#define SCU_PMCON_SSC1_DIS_Msk   (0x2UL)
 
#define SCU_PMCON_ADC1_DIS_Pos   (0UL)
 
#define SCU_PMCON_ADC1_DIS_Msk   (0x1UL)
 
#define SCU_PMCON0_SD_Pos   (3UL)
 
#define SCU_PMCON0_SD_Msk   (0x8UL)
 
#define SCU_PMCON0_PD_Pos   (2UL)
 
#define SCU_PMCON0_PD_Msk   (0x4UL)
 
#define SCU_PMCON0_SL_Pos   (1UL)
 
#define SCU_PMCON0_SL_Msk   (0x2UL)
 
#define SCU_RSTCON_LOCKUP_EN_Pos   (7UL)
 
#define SCU_RSTCON_LOCKUP_EN_Msk   (0x80UL)
 
#define SCU_RSTCON_LOCKUP_Pos   (0UL)
 
#define SCU_RSTCON_LOCKUP_Msk   (0x1UL)
 
#define SCU_STACK_OVF_ADDR_STOF_ADDR_OFF_H_Pos   (18UL)
 
#define SCU_STACK_OVF_ADDR_STOF_ADDR_OFF_H_Msk   (0xffc0000UL)
 
#define SCU_STACK_OVF_ADDR_STOF_ADDR_OFF_L_Pos   (2UL)
 
#define SCU_STACK_OVF_ADDR_STOF_ADDR_OFF_L_Msk   (0xffcUL)
 
#define SCU_STACK_OVF_CTRL_STOF_EN_Pos   (0UL)
 
#define SCU_STACK_OVF_CTRL_STOF_EN_Msk   (0x1UL)
 
#define SCU_STACK_OVF_STS_STOF_STS_Pos   (0UL)
 
#define SCU_STACK_OVF_STS_STOF_STS_Msk   (0x1UL)
 
#define SCU_STACK_OVFCLR_STOF_STSC_Pos   (0UL)
 
#define SCU_STACK_OVFCLR_STOF_STSC_Msk   (0x1UL)
 
#define SCU_SYS_STRTUP_STS_PG100TP_CHKS_ERR_Pos   (2UL)
 
#define SCU_SYS_STRTUP_STS_PG100TP_CHKS_ERR_Msk   (0x4UL)
 
#define SCU_SYS_STRTUP_STS_MRAMINITSTS_Pos   (1UL)
 
#define SCU_SYS_STRTUP_STS_MRAMINITSTS_Msk   (0x2UL)
 
#define SCU_SYSCON0_SYSCLKSEL_Pos   (6UL)
 
#define SCU_SYSCON0_SYSCLKSEL_Msk   (0xc0UL)
 
#define SCU_SYSCON0_NVMCLKFAC_Pos   (4UL)
 
#define SCU_SYSCON0_NVMCLKFAC_Msk   (0x30UL)
 
#define SCU_TCCR_TCC_Pos   (0UL)
 
#define SCU_TCCR_TCC_Msk   (0x3UL)
 
#define SCU_VTOR_VTOR_BYP_Pos   (0UL)
 
#define SCU_VTOR_VTOR_BYP_Msk   (0x3UL)
 
#define SCU_WAKECON_WAKEUPEN_Pos   (0UL)
 
#define SCU_WAKECON_WAKEUPEN_Msk   (0x1UL)
 
#define SCU_WDT_WDT_Pos   (0UL)
 
#define SCU_WDT_WDT_Msk   (0xffffUL)
 
#define SCU_WDTCON_WINBEN_Pos   (5UL)
 
#define SCU_WDTCON_WINBEN_Msk   (0x20UL)
 
#define SCU_WDTCON_WDTPR_Pos   (4UL)
 
#define SCU_WDTCON_WDTPR_Msk   (0x10UL)
 
#define SCU_WDTCON_WDTEN_Pos   (2UL)
 
#define SCU_WDTCON_WDTEN_Msk   (0x4UL)
 
#define SCU_WDTCON_WDTRS_Pos   (1UL)
 
#define SCU_WDTCON_WDTRS_Msk   (0x2UL)
 
#define SCU_WDTCON_WDTIN_Pos   (0UL)
 
#define SCU_WDTCON_WDTIN_Msk   (0x1UL)
 
#define SCU_WDTREL_WDTREL_Pos   (0UL)
 
#define SCU_WDTREL_WDTREL_Msk   (0xffUL)
 
#define SCU_WDTWINB_WDTWINB_Pos   (0UL)
 
#define SCU_WDTWINB_WDTWINB_Msk   (0xffUL)
 
#define SCUPM_AMCLK_CTRL_CLKWDT_PD_N_Pos   (0UL)
 
#define SCUPM_AMCLK_CTRL_CLKWDT_PD_N_Msk   (0x1UL)
 
#define SCUPM_AMCLK_FREQ_STS_AMCLK2_FREQ_Pos   (8UL)
 
#define SCUPM_AMCLK_FREQ_STS_AMCLK2_FREQ_Msk   (0x3f00UL)
 
#define SCUPM_AMCLK_FREQ_STS_AMCLK1_FREQ_Pos   (0UL)
 
#define SCUPM_AMCLK_FREQ_STS_AMCLK1_FREQ_Msk   (0x3fUL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK2_LOW_HYS_Pos   (30UL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK2_LOW_HYS_Msk   (0xc0000000UL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK2_LOW_TH_Pos   (24UL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK2_LOW_TH_Msk   (0x3f000000UL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK2_UP_HYS_Pos   (22UL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK2_UP_HYS_Msk   (0xc00000UL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK2_UP_TH_Pos   (16UL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK2_UP_TH_Msk   (0x3f0000UL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK1_LOW_HYS_Pos   (14UL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK1_LOW_HYS_Msk   (0xc000UL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK1_LOW_TH_Pos   (8UL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK1_LOW_TH_Msk   (0x3f00UL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK1_UP_HYS_Pos   (6UL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK1_UP_HYS_Msk   (0xc0UL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK1_UP_TH_Pos   (0UL)
 
#define SCUPM_AMCLK_TH_HYS_AMCLK1_UP_TH_Msk   (0x3fUL)
 
#define SCUPM_PCU_CTRL_STS_CLKLOSS_RES_SD_DIS_Pos   (27UL)
 
#define SCUPM_PCU_CTRL_STS_CLKLOSS_RES_SD_DIS_Msk   (0x8000000UL)
 
#define SCUPM_PCU_CTRL_STS_CLKWDT_RES_SD_DIS_Pos   (26UL)
 
#define SCUPM_PCU_CTRL_STS_CLKWDT_RES_SD_DIS_Msk   (0x4000000UL)
 
#define SCUPM_PCU_CTRL_STS_CLKLOSS_SD_DIS_Pos   (25UL)
 
#define SCUPM_PCU_CTRL_STS_CLKLOSS_SD_DIS_Msk   (0x2000000UL)
 
#define SCUPM_PCU_CTRL_STS_SYS_OTWARN_PS_DIS_Pos   (24UL)
 
#define SCUPM_PCU_CTRL_STS_SYS_OTWARN_PS_DIS_Msk   (0x1000000UL)
 
#define SCUPM_PCU_CTRL_STS_SYS_VS_OV_SLM_DIS_Pos   (14UL)
 
#define SCUPM_PCU_CTRL_STS_SYS_VS_OV_SLM_DIS_Msk   (0x4000UL)
 
#define SCUPM_PCU_CTRL_STS_SYS_VS_UV_SLM_DIS_Pos   (13UL)
 
#define SCUPM_PCU_CTRL_STS_SYS_VS_UV_SLM_DIS_Msk   (0x2000UL)
 
#define SCUPM_PCU_CTRL_STS_LIN_VS_UV_SD_DIS_Pos   (8UL)
 
#define SCUPM_PCU_CTRL_STS_LIN_VS_UV_SD_DIS_Msk   (0x100UL)
 
#define SCUPM_PCU_CTRL_STS_FAIL_PS_DIS_Pos   (7UL)
 
#define SCUPM_PCU_CTRL_STS_FAIL_PS_DIS_Msk   (0x80UL)
 
#define SCUPM_PCU_CTRL_STS_CLKWDT_SD_DIS_Pos   (1UL)
 
#define SCUPM_PCU_CTRL_STS_CLKWDT_SD_DIS_Msk   (0x2UL)
 
#define SCUPM_STCALIB_STCALIB_Pos   (0UL)
 
#define SCUPM_STCALIB_STCALIB_Msk   (0x3ffffffUL)
 
#define SCUPM_SYS_IRQ_CTRL_VREF1V2_OV_IE_Pos   (13UL)
 
#define SCUPM_SYS_IRQ_CTRL_VREF1V2_OV_IE_Msk   (0x2000UL)
 
#define SCUPM_SYS_IRQ_CTRL_VREF1V2_UV_IE_Pos   (12UL)
 
#define SCUPM_SYS_IRQ_CTRL_VREF1V2_UV_IE_Msk   (0x1000UL)
 
#define SCUPM_SYS_IRQ_CTRL_SYS_OT_IE_Pos   (9UL)
 
#define SCUPM_SYS_IRQ_CTRL_SYS_OT_IE_Msk   (0x200UL)
 
#define SCUPM_SYS_IRQ_CTRL_SYS_OTWARN_IE_Pos   (8UL)
 
#define SCUPM_SYS_IRQ_CTRL_SYS_OTWARN_IE_Msk   (0x100UL)
 
#define SCUPM_SYS_IS_SYS_SUPPLY_STS_Pos   (30UL)
 
#define SCUPM_SYS_IS_SYS_SUPPLY_STS_Msk   (0x40000000UL)
 
#define SCUPM_SYS_IS_VREF1V2_OV_STS_Pos   (29UL)
 
#define SCUPM_SYS_IS_VREF1V2_OV_STS_Msk   (0x20000000UL)
 
#define SCUPM_SYS_IS_VREF1V2_UV_STS_Pos   (28UL)
 
#define SCUPM_SYS_IS_VREF1V2_UV_STS_Msk   (0x10000000UL)
 
#define SCUPM_SYS_IS_SYS_OT_STS_Pos   (25UL)
 
#define SCUPM_SYS_IS_SYS_OT_STS_Msk   (0x2000000UL)
 
#define SCUPM_SYS_IS_SYS_OTWARN_STS_Pos   (24UL)
 
#define SCUPM_SYS_IS_SYS_OTWARN_STS_Msk   (0x1000000UL)
 
#define SCUPM_SYS_IS_HS_FAIL_STS_Pos   (19UL)
 
#define SCUPM_SYS_IS_HS_FAIL_STS_Msk   (0x80000UL)
 
#define SCUPM_SYS_IS_DRV_FAIL_STS_Pos   (18UL)
 
#define SCUPM_SYS_IS_DRV_FAIL_STS_Msk   (0x40000UL)
 
#define SCUPM_SYS_IS_CP_FAIL_STS_Pos   (17UL)
 
#define SCUPM_SYS_IS_CP_FAIL_STS_Msk   (0x20000UL)
 
#define SCUPM_SYS_IS_LIN_FAIL_STS_Pos   (16UL)
 
#define SCUPM_SYS_IS_LIN_FAIL_STS_Msk   (0x10000UL)
 
#define SCUPM_SYS_IS_SYS_SUPPLY_IS_Pos   (14UL)
 
#define SCUPM_SYS_IS_SYS_SUPPLY_IS_Msk   (0x4000UL)
 
#define SCUPM_SYS_IS_VREF1V2_OV_IS_Pos   (13UL)
 
#define SCUPM_SYS_IS_VREF1V2_OV_IS_Msk   (0x2000UL)
 
#define SCUPM_SYS_IS_VREF1V2_UV_IS_Pos   (12UL)
 
#define SCUPM_SYS_IS_VREF1V2_UV_IS_Msk   (0x1000UL)
 
#define SCUPM_SYS_IS_CLKWDT_IS_Pos   (10UL)
 
#define SCUPM_SYS_IS_CLKWDT_IS_Msk   (0x400UL)
 
#define SCUPM_SYS_IS_SYS_OT_IS_Pos   (9UL)
 
#define SCUPM_SYS_IS_SYS_OT_IS_Msk   (0x200UL)
 
#define SCUPM_SYS_IS_SYS_OTWARN_IS_Pos   (8UL)
 
#define SCUPM_SYS_IS_SYS_OTWARN_IS_Msk   (0x100UL)
 
#define SCUPM_SYS_IS_HS_FAIL_IS_Pos   (3UL)
 
#define SCUPM_SYS_IS_HS_FAIL_IS_Msk   (0x8UL)
 
#define SCUPM_SYS_IS_DRV_FAIL_IS_Pos   (2UL)
 
#define SCUPM_SYS_IS_DRV_FAIL_IS_Msk   (0x4UL)
 
#define SCUPM_SYS_IS_CP_FAIL_IS_Pos   (1UL)
 
#define SCUPM_SYS_IS_CP_FAIL_IS_Msk   (0x2UL)
 
#define SCUPM_SYS_IS_LIN_FAIL_IS_Pos   (0UL)
 
#define SCUPM_SYS_IS_LIN_FAIL_IS_Msk   (0x1UL)
 
#define SCUPM_SYS_ISCLR_VREF1V2_OV_SC_Pos   (29UL)
 
#define SCUPM_SYS_ISCLR_VREF1V2_OV_SC_Msk   (0x20000000UL)
 
#define SCUPM_SYS_ISCLR_VREF1V2_UV_SC_Pos   (28UL)
 
#define SCUPM_SYS_ISCLR_VREF1V2_UV_SC_Msk   (0x10000000UL)
 
#define SCUPM_SYS_ISCLR_SYS_OT_SC_Pos   (25UL)
 
#define SCUPM_SYS_ISCLR_SYS_OT_SC_Msk   (0x2000000UL)
 
#define SCUPM_SYS_ISCLR_SYS_OTWARN_SC_Pos   (24UL)
 
#define SCUPM_SYS_ISCLR_SYS_OTWARN_SC_Msk   (0x1000000UL)
 
#define SCUPM_SYS_ISCLR_VREF1V2_OV_ISC_Pos   (13UL)
 
#define SCUPM_SYS_ISCLR_VREF1V2_OV_ISC_Msk   (0x2000UL)
 
#define SCUPM_SYS_ISCLR_VREF1V2_UV_ISC_Pos   (12UL)
 
#define SCUPM_SYS_ISCLR_VREF1V2_UV_ISC_Msk   (0x1000UL)
 
#define SCUPM_SYS_ISCLR_SYS_OT_ISC_Pos   (9UL)
 
#define SCUPM_SYS_ISCLR_SYS_OT_ISC_Msk   (0x200UL)
 
#define SCUPM_SYS_ISCLR_SYS_OTWARN_ISC_Pos   (8UL)
 
#define SCUPM_SYS_ISCLR_SYS_OTWARN_ISC_Msk   (0x100UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD1V5_OV_SC_Pos   (30UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD1V5_OV_SC_Msk   (0x40000000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD5V_OV_SC_Pos   (28UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD5V_OV_SC_Msk   (0x10000000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDDEXT_OV_SC_Pos   (27UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDDEXT_OV_SC_Msk   (0x8000000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VS_OV_SC_Pos   (24UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VS_OV_SC_Msk   (0x1000000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD1V5_UV_SC_Pos   (22UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD1V5_UV_SC_Msk   (0x400000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD5V_UV_SC_Pos   (20UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD5V_UV_SC_Msk   (0x100000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDDEXT_UV_SC_Pos   (19UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDDEXT_UV_SC_Msk   (0x80000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VS_UV_SC_Pos   (16UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VS_UV_SC_Msk   (0x10000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD1V5_OV_ISC_Pos   (14UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD1V5_OV_ISC_Msk   (0x4000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD5V_OV_ISC_Pos   (12UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD5V_OV_ISC_Msk   (0x1000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDDEXT_OV_ISC_Pos   (11UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDDEXT_OV_ISC_Msk   (0x800UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VS_OV_ISC_Pos   (8UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VS_OV_ISC_Msk   (0x100UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD1V5_UV_ISC_Pos   (6UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD1V5_UV_ISC_Msk   (0x40UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD5V_UV_ISC_Pos   (4UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDD5V_UV_ISC_Msk   (0x10UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDDEXT_UV_ISC_Pos   (3UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VDDEXT_UV_ISC_Msk   (0x8UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VS_UV_ISC_Pos   (0UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CLR_VS_UV_ISC_Msk   (0x1UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VDD1V5_OV_IE_Pos   (14UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VDD1V5_OV_IE_Msk   (0x4000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VDD5V_OV_IE_Pos   (12UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VDD5V_OV_IE_Msk   (0x1000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VDDEXT_OV_IE_Pos   (11UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VDDEXT_OV_IE_Msk   (0x800UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VS_OV_IE_Pos   (8UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VS_OV_IE_Msk   (0x100UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VDD1V5_UV_IE_Pos   (6UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VDD1V5_UV_IE_Msk   (0x40UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VDD5V_UV_IE_Pos   (4UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VDD5V_UV_IE_Msk   (0x10UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VDDEXT_UV_IE_Pos   (3UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VDDEXT_UV_IE_Msk   (0x8UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VS_UV_IE_Pos   (0UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_CTRL_VS_UV_IE_Msk   (0x1UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD1V5_OV_STS_Pos   (30UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD1V5_OV_STS_Msk   (0x40000000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD5V_OV_STS_Pos   (28UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD5V_OV_STS_Msk   (0x10000000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDDEXT_OV_STS_Pos   (27UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDDEXT_OV_STS_Msk   (0x8000000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VS_OV_STS_Pos   (24UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VS_OV_STS_Msk   (0x1000000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD1V5_UV_STS_Pos   (22UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD1V5_UV_STS_Msk   (0x400000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD5V_UV_STS_Pos   (20UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD5V_UV_STS_Msk   (0x100000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDDEXT_UV_STS_Pos   (19UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDDEXT_UV_STS_Msk   (0x80000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VS_UV_STS_Pos   (16UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VS_UV_STS_Msk   (0x10000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD1V5_OV_IS_Pos   (14UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD1V5_OV_IS_Msk   (0x4000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD5V_OV_IS_Pos   (12UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD5V_OV_IS_Msk   (0x1000UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDDEXT_OV_IS_Pos   (11UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDDEXT_OV_IS_Msk   (0x800UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VS_OV_IS_Pos   (8UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VS_OV_IS_Msk   (0x100UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD1V5_UV_IS_Pos   (6UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD1V5_UV_IS_Msk   (0x40UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD5V_UV_IS_Pos   (4UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDD5V_UV_IS_Msk   (0x10UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDDEXT_UV_IS_Pos   (3UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VDDEXT_UV_IS_Msk   (0x8UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VS_UV_IS_Pos   (0UL)
 
#define SCUPM_SYS_SUPPLY_IRQ_STS_VS_UV_IS_Msk   (0x1UL)
 
#define SCUPM_WDT1_TRIG_SOWCONF_Pos   (6UL)
 
#define SCUPM_WDT1_TRIG_SOWCONF_Msk   (0xc0UL)
 
#define SCUPM_WDT1_TRIG_WDP_SEL_Pos   (0UL)
 
#define SCUPM_WDT1_TRIG_WDP_SEL_Msk   (0x3fUL)
 
#define SSC1_BR_BR_VALUE_Pos   (0UL)
 
#define SSC1_BR_BR_VALUE_Msk   (0xffffUL)
 
#define SSC1_CON_BSY_Pos   (28UL)
 
#define SSC1_CON_BSY_Msk   (0x10000000UL)
 
#define SSC1_CON_BE_Pos   (27UL)
 
#define SSC1_CON_BE_Msk   (0x8000000UL)
 
#define SSC1_CON_PE_Pos   (26UL)
 
#define SSC1_CON_PE_Msk   (0x4000000UL)
 
#define SSC1_CON_RE_Pos   (25UL)
 
#define SSC1_CON_RE_Msk   (0x2000000UL)
 
#define SSC1_CON_TE_Pos   (24UL)
 
#define SSC1_CON_TE_Msk   (0x1000000UL)
 
#define SSC1_CON_BC_Pos   (16UL)
 
#define SSC1_CON_BC_Msk   (0xf0000UL)
 
#define SSC1_CON_EN_Pos   (15UL)
 
#define SSC1_CON_EN_Msk   (0x8000UL)
 
#define SSC1_CON_MS_Pos   (14UL)
 
#define SSC1_CON_MS_Msk   (0x4000UL)
 
#define SSC1_CON_AREN_Pos   (12UL)
 
#define SSC1_CON_AREN_Msk   (0x1000UL)
 
#define SSC1_CON_BEN_Pos   (11UL)
 
#define SSC1_CON_BEN_Msk   (0x800UL)
 
#define SSC1_CON_PEN_Pos   (10UL)
 
#define SSC1_CON_PEN_Msk   (0x400UL)
 
#define SSC1_CON_REN_Pos   (9UL)
 
#define SSC1_CON_REN_Msk   (0x200UL)
 
#define SSC1_CON_TEN_Pos   (8UL)
 
#define SSC1_CON_TEN_Msk   (0x100UL)
 
#define SSC1_CON_LB_Pos   (7UL)
 
#define SSC1_CON_LB_Msk   (0x80UL)
 
#define SSC1_CON_PO_Pos   (6UL)
 
#define SSC1_CON_PO_Msk   (0x40UL)
 
#define SSC1_CON_PH_Pos   (5UL)
 
#define SSC1_CON_PH_Msk   (0x20UL)
 
#define SSC1_CON_HB_Pos   (4UL)
 
#define SSC1_CON_HB_Msk   (0x10UL)
 
#define SSC1_CON_BM_Pos   (0UL)
 
#define SSC1_CON_BM_Msk   (0xfUL)
 
#define SSC1_ISRCLR_BECLR_Pos   (11UL)
 
#define SSC1_ISRCLR_BECLR_Msk   (0x800UL)
 
#define SSC1_ISRCLR_PECLR_Pos   (10UL)
 
#define SSC1_ISRCLR_PECLR_Msk   (0x400UL)
 
#define SSC1_ISRCLR_RECLR_Pos   (9UL)
 
#define SSC1_ISRCLR_RECLR_Msk   (0x200UL)
 
#define SSC1_ISRCLR_TECLR_Pos   (8UL)
 
#define SSC1_ISRCLR_TECLR_Msk   (0x100UL)
 
#define SSC1_PISEL_GIS_Pos   (4UL)
 
#define SSC1_PISEL_GIS_Msk   (0x10UL)
 
#define SSC1_PISEL_MIS_1_Pos   (3UL)
 
#define SSC1_PISEL_MIS_1_Msk   (0x8UL)
 
#define SSC1_PISEL_CIS_Pos   (2UL)
 
#define SSC1_PISEL_CIS_Msk   (0x4UL)
 
#define SSC1_PISEL_SIS_Pos   (1UL)
 
#define SSC1_PISEL_SIS_Msk   (0x2UL)
 
#define SSC1_PISEL_MIS_0_Pos   (0UL)
 
#define SSC1_PISEL_MIS_0_Msk   (0x1UL)
 
#define SSC1_RB_RB_VALUE_Pos   (0UL)
 
#define SSC1_RB_RB_VALUE_Msk   (0xffffUL)
 
#define SSC1_TB_TB_VALUE_Pos   (0UL)
 
#define SSC1_TB_TB_VALUE_Msk   (0xffffUL)
 
#define SSC2_BR_BR_VALUE_Pos   (0UL)
 
#define SSC2_BR_BR_VALUE_Msk   (0xffffUL)
 
#define SSC2_CON_BSY_Pos   (28UL)
 
#define SSC2_CON_BSY_Msk   (0x10000000UL)
 
#define SSC2_CON_BE_Pos   (27UL)
 
#define SSC2_CON_BE_Msk   (0x8000000UL)
 
#define SSC2_CON_PE_Pos   (26UL)
 
#define SSC2_CON_PE_Msk   (0x4000000UL)
 
#define SSC2_CON_RE_Pos   (25UL)
 
#define SSC2_CON_RE_Msk   (0x2000000UL)
 
#define SSC2_CON_TE_Pos   (24UL)
 
#define SSC2_CON_TE_Msk   (0x1000000UL)
 
#define SSC2_CON_BC_Pos   (16UL)
 
#define SSC2_CON_BC_Msk   (0xf0000UL)
 
#define SSC2_CON_EN_Pos   (15UL)
 
#define SSC2_CON_EN_Msk   (0x8000UL)
 
#define SSC2_CON_MS_Pos   (14UL)
 
#define SSC2_CON_MS_Msk   (0x4000UL)
 
#define SSC2_CON_AREN_Pos   (12UL)
 
#define SSC2_CON_AREN_Msk   (0x1000UL)
 
#define SSC2_CON_BEN_Pos   (11UL)
 
#define SSC2_CON_BEN_Msk   (0x800UL)
 
#define SSC2_CON_PEN_Pos   (10UL)
 
#define SSC2_CON_PEN_Msk   (0x400UL)
 
#define SSC2_CON_REN_Pos   (9UL)
 
#define SSC2_CON_REN_Msk   (0x200UL)
 
#define SSC2_CON_TEN_Pos   (8UL)
 
#define SSC2_CON_TEN_Msk   (0x100UL)
 
#define SSC2_CON_LB_Pos   (7UL)
 
#define SSC2_CON_LB_Msk   (0x80UL)
 
#define SSC2_CON_PO_Pos   (6UL)
 
#define SSC2_CON_PO_Msk   (0x40UL)
 
#define SSC2_CON_PH_Pos   (5UL)
 
#define SSC2_CON_PH_Msk   (0x20UL)
 
#define SSC2_CON_HB_Pos   (4UL)
 
#define SSC2_CON_HB_Msk   (0x10UL)
 
#define SSC2_CON_BM_Pos   (0UL)
 
#define SSC2_CON_BM_Msk   (0xfUL)
 
#define SSC2_ISRCLR_BECLR_Pos   (11UL)
 
#define SSC2_ISRCLR_BECLR_Msk   (0x800UL)
 
#define SSC2_ISRCLR_PECLR_Pos   (10UL)
 
#define SSC2_ISRCLR_PECLR_Msk   (0x400UL)
 
#define SSC2_ISRCLR_RECLR_Pos   (9UL)
 
#define SSC2_ISRCLR_RECLR_Msk   (0x200UL)
 
#define SSC2_ISRCLR_TECLR_Pos   (8UL)
 
#define SSC2_ISRCLR_TECLR_Msk   (0x100UL)
 
#define SSC2_PISEL_GIS_Pos   (4UL)
 
#define SSC2_PISEL_GIS_Msk   (0x10UL)
 
#define SSC2_PISEL_MIS_1_Pos   (3UL)
 
#define SSC2_PISEL_MIS_1_Msk   (0x8UL)
 
#define SSC2_PISEL_CIS_Pos   (2UL)
 
#define SSC2_PISEL_CIS_Msk   (0x4UL)
 
#define SSC2_PISEL_SIS_Pos   (1UL)
 
#define SSC2_PISEL_SIS_Msk   (0x2UL)
 
#define SSC2_PISEL_MIS_0_Pos   (0UL)
 
#define SSC2_PISEL_MIS_0_Msk   (0x1UL)
 
#define SSC2_RB_RB_VALUE_Pos   (0UL)
 
#define SSC2_RB_RB_VALUE_Msk   (0xffffUL)
 
#define SSC2_TB_TB_VALUE_Pos   (0UL)
 
#define SSC2_TB_TB_VALUE_Msk   (0xffffUL)
 
#define TIMER2_CNT_T2H_Pos   (8UL)
 
#define TIMER2_CNT_T2H_Msk   (0xff00UL)
 
#define TIMER2_CNT_T2L_Pos   (0UL)
 
#define TIMER2_CNT_T2L_Msk   (0xffUL)
 
#define TIMER2_CON_TF2_Pos   (7UL)
 
#define TIMER2_CON_TF2_Msk   (0x80UL)
 
#define TIMER2_CON_EXF2_Pos   (6UL)
 
#define TIMER2_CON_EXF2_Msk   (0x40UL)
 
#define TIMER2_CON_EXEN2_Pos   (3UL)
 
#define TIMER2_CON_EXEN2_Msk   (0x8UL)
 
#define TIMER2_CON_TR2_Pos   (2UL)
 
#define TIMER2_CON_TR2_Msk   (0x4UL)
 
#define TIMER2_CON_C_T2_Pos   (1UL)
 
#define TIMER2_CON_C_T2_Msk   (0x2UL)
 
#define TIMER2_CON_CP_RL2_Pos   (0UL)
 
#define TIMER2_CON_CP_RL2_Msk   (0x1UL)
 
#define TIMER2_CON1_TF2EN_Pos   (1UL)
 
#define TIMER2_CON1_TF2EN_Msk   (0x2UL)
 
#define TIMER2_CON1_EXF2EN_Pos   (0UL)
 
#define TIMER2_CON1_EXF2EN_Msk   (0x1UL)
 
#define TIMER2_ICLR_TF2CLR_Pos   (7UL)
 
#define TIMER2_ICLR_TF2CLR_Msk   (0x80UL)
 
#define TIMER2_ICLR_EXF2CLR_Pos   (6UL)
 
#define TIMER2_ICLR_EXF2CLR_Msk   (0x40UL)
 
#define TIMER2_MOD_T2REGS_Pos   (7UL)
 
#define TIMER2_MOD_T2REGS_Msk   (0x80UL)
 
#define TIMER2_MOD_T2RHEN_Pos   (6UL)
 
#define TIMER2_MOD_T2RHEN_Msk   (0x40UL)
 
#define TIMER2_MOD_EDGESEL_Pos   (5UL)
 
#define TIMER2_MOD_EDGESEL_Msk   (0x20UL)
 
#define TIMER2_MOD_PREN_Pos   (4UL)
 
#define TIMER2_MOD_PREN_Msk   (0x10UL)
 
#define TIMER2_MOD_T2PRE_Pos   (1UL)
 
#define TIMER2_MOD_T2PRE_Msk   (0xeUL)
 
#define TIMER2_MOD_DCEN_Pos   (0UL)
 
#define TIMER2_MOD_DCEN_Msk   (0x1UL)
 
#define TIMER2_RC_RCH2_Pos   (8UL)
 
#define TIMER2_RC_RCH2_Msk   (0xff00UL)
 
#define TIMER2_RC_RCL2_Pos   (0UL)
 
#define TIMER2_RC_RCL2_Msk   (0xffUL)
 
#define TIMER21_CNT_T2H_Pos   (8UL)
 
#define TIMER21_CNT_T2H_Msk   (0xff00UL)
 
#define TIMER21_CNT_T2L_Pos   (0UL)
 
#define TIMER21_CNT_T2L_Msk   (0xffUL)
 
#define TIMER21_CON_TF2_Pos   (7UL)
 
#define TIMER21_CON_TF2_Msk   (0x80UL)
 
#define TIMER21_CON_EXF2_Pos   (6UL)
 
#define TIMER21_CON_EXF2_Msk   (0x40UL)
 
#define TIMER21_CON_EXEN2_Pos   (3UL)
 
#define TIMER21_CON_EXEN2_Msk   (0x8UL)
 
#define TIMER21_CON_TR2_Pos   (2UL)
 
#define TIMER21_CON_TR2_Msk   (0x4UL)
 
#define TIMER21_CON_C_T2_Pos   (1UL)
 
#define TIMER21_CON_C_T2_Msk   (0x2UL)
 
#define TIMER21_CON_CP_RL2_Pos   (0UL)
 
#define TIMER21_CON_CP_RL2_Msk   (0x1UL)
 
#define TIMER21_CON1_TF2EN_Pos   (1UL)
 
#define TIMER21_CON1_TF2EN_Msk   (0x2UL)
 
#define TIMER21_CON1_EXF2EN_Pos   (0UL)
 
#define TIMER21_CON1_EXF2EN_Msk   (0x1UL)
 
#define TIMER21_ICLR_TF2CLR_Pos   (7UL)
 
#define TIMER21_ICLR_TF2CLR_Msk   (0x80UL)
 
#define TIMER21_ICLR_EXF2CLR_Pos   (6UL)
 
#define TIMER21_ICLR_EXF2CLR_Msk   (0x40UL)
 
#define TIMER21_MOD_T2REGS_Pos   (7UL)
 
#define TIMER21_MOD_T2REGS_Msk   (0x80UL)
 
#define TIMER21_MOD_T2RHEN_Pos   (6UL)
 
#define TIMER21_MOD_T2RHEN_Msk   (0x40UL)
 
#define TIMER21_MOD_EDGESEL_Pos   (5UL)
 
#define TIMER21_MOD_EDGESEL_Msk   (0x20UL)
 
#define TIMER21_MOD_PREN_Pos   (4UL)
 
#define TIMER21_MOD_PREN_Msk   (0x10UL)
 
#define TIMER21_MOD_T2PRE_Pos   (1UL)
 
#define TIMER21_MOD_T2PRE_Msk   (0xeUL)
 
#define TIMER21_MOD_DCEN_Pos   (0UL)
 
#define TIMER21_MOD_DCEN_Msk   (0x1UL)
 
#define TIMER21_RC_RCH2_Pos   (8UL)
 
#define TIMER21_RC_RCH2_Msk   (0xff00UL)
 
#define TIMER21_RC_RCL2_Pos   (0UL)
 
#define TIMER21_RC_RCL2_Msk   (0xffUL)
 
#define UART1_SBUF_VAL_Pos   (0UL)
 
#define UART1_SBUF_VAL_Msk   (0xffUL)
 
#define UART1_SCON_SM0_Pos   (7UL)
 
#define UART1_SCON_SM0_Msk   (0x80UL)
 
#define UART1_SCON_SM1_Pos   (6UL)
 
#define UART1_SCON_SM1_Msk   (0x40UL)
 
#define UART1_SCON_SM2_Pos   (5UL)
 
#define UART1_SCON_SM2_Msk   (0x20UL)
 
#define UART1_SCON_REN_Pos   (4UL)
 
#define UART1_SCON_REN_Msk   (0x10UL)
 
#define UART1_SCON_TB8_Pos   (3UL)
 
#define UART1_SCON_TB8_Msk   (0x8UL)
 
#define UART1_SCON_RB8_Pos   (2UL)
 
#define UART1_SCON_RB8_Msk   (0x4UL)
 
#define UART1_SCON_TI_Pos   (1UL)
 
#define UART1_SCON_TI_Msk   (0x2UL)
 
#define UART1_SCON_RI_Pos   (0UL)
 
#define UART1_SCON_RI_Msk   (0x1UL)
 
#define UART1_SCONCLR_RB8CLR_Pos   (2UL)
 
#define UART1_SCONCLR_RB8CLR_Msk   (0x4UL)
 
#define UART1_SCONCLR_TICLR_Pos   (1UL)
 
#define UART1_SCONCLR_TICLR_Msk   (0x2UL)
 
#define UART1_SCONCLR_RICLR_Pos   (0UL)
 
#define UART1_SCONCLR_RICLR_Msk   (0x1UL)
 
#define UART2_SBUF_VAL_Pos   (0UL)
 
#define UART2_SBUF_VAL_Msk   (0xffUL)
 
#define UART2_SCON_SM0_Pos   (7UL)
 
#define UART2_SCON_SM0_Msk   (0x80UL)
 
#define UART2_SCON_SM1_Pos   (6UL)
 
#define UART2_SCON_SM1_Msk   (0x40UL)
 
#define UART2_SCON_SM2_Pos   (5UL)
 
#define UART2_SCON_SM2_Msk   (0x20UL)
 
#define UART2_SCON_REN_Pos   (4UL)
 
#define UART2_SCON_REN_Msk   (0x10UL)
 
#define UART2_SCON_TB8_Pos   (3UL)
 
#define UART2_SCON_TB8_Msk   (0x8UL)
 
#define UART2_SCON_RB8_Pos   (2UL)
 
#define UART2_SCON_RB8_Msk   (0x4UL)
 
#define UART2_SCON_TI_Pos   (1UL)
 
#define UART2_SCON_TI_Msk   (0x2UL)
 
#define UART2_SCON_RI_Pos   (0UL)
 
#define UART2_SCON_RI_Msk   (0x1UL)
 
#define UART2_SCONCLR_RB8CLR_Pos   (2UL)
 
#define UART2_SCONCLR_RB8CLR_Msk   (0x4UL)
 
#define UART2_SCONCLR_TICLR_Pos   (1UL)
 
#define UART2_SCONCLR_TICLR_Msk   (0x2UL)
 
#define UART2_SCONCLR_RICLR_Pos   (0UL)
 
#define UART2_SCONCLR_RICLR_Msk   (0x1UL)
 

Enumerations

enum  IRQn_Type {
  Reset_IRQn = -15 , NonMaskableInt_IRQn = -14 , HardFault_IRQn = -13 , SVCall_IRQn = -5 ,
  PendSV_IRQn = -2 , SysTick_IRQn = -1 , INTISR0_IRQn = 0 , INTISR1_IRQn = 1 ,
  INTISR2_IRQn = 2 , INTISR3_IRQn = 3 , INTISR4_IRQn = 4 , INTISR5_IRQn = 5 ,
  INTISR6_IRQn = 6 , INTISR7_IRQn = 7 , INTISR8_IRQn = 8 , INTISR9_IRQn = 9 ,
  INTISR10_IRQn = 10 , INTISR11_IRQn = 11 , INTISR12_IRQn = 12 , INTISR13_IRQn = 13 ,
  INTISR14_IRQn = 14 , INTISR15_IRQn = 15 , INTISR17_IRQn = 17 , INTISR18_IRQn = 18 ,
  INTISR19_IRQn = 19 , INTISR20_IRQn = 20 , INTISR21_IRQn = 21 , INTISR22_IRQn = 22 ,
  INTISR23_IRQn = 23
}