ADuCM4x50 Device Drivers API Reference Manual  Release 4.0.0.0
adi_spi_config.h
1 
15 #ifndef ADI_SPI_CONFIG_H__
16 #define ADI_SPI_CONFIG_H__
17 #include <adi_global_config.h>
25 #define ADI_CFG_SYSTEM_CLOCK_HZ (26000000u)
26 
28 #define ADI_SPI_TRAP_RXOVR (1u)
29 
31 #define ADI_SPI_TRAP_TXUNDR (1u)
32 
33 /************* SPI controller configurations ***************/
34 
35 /* There are three SPI instances SPI0, SPI1 and SPI2 */
36 /* Each SPI has its own configuration macros */
37 
38 
39 /*----------------------------------------------------------*/
40 /* -------------------- SPI0 -------------------------------*/
41 /*----------------------------------------------------------*/
42 
49 #define ADI_SPI0_MASTER_MODE (1u)
50 
51 
53 #define ADI_SPI0_CFG_BIT_RATE (2000000u)
54 
59 #define ADI_SPI0_CFG_ENABLE (0u)
60 
65 #define ADI_SPI0_CFG_CLK_PHASE (0u)
66 
67 
68 
69 
70 
75 #define ADI_SPI0_CFG_CLK_POLARITY (0u)
76 
77 
82 #define ADI_SPI0_CFG_WIRED_OR (0u)
83 
84 
89 #define ADI_SPI0_CFG_LSB_MSB (0u)
90 
91 
96 #define ADI_SPI0_CFG_TRANSFER_INITIATE (0u)
97 
98 
103 #define ADI_SPI0_CFG_TX_UNDERFLOW (0u)
104 
105 
110 #define ADI_SPI0_CFG_RX_OVERFLOW (0u)
111 
112 
117 #define ADI_SPI0_CFG_MISO_ENABLE (0u)
118 
119 
124 #define ADI_SPI0_CFG_LOOPBACK (0u)
125 
130 #define ADI_SPI0_CFG_CONTINUOUS (0u)
131 
136 #define ADI_SPI0_CFG_RX_FLUSH (0u)
137 
138 
143 #define ADI_SPI0_CFG_TX_FLUSH (0u)
144 
145 
153 #define ADI_SPI0_CFG_CSERR_RESET (0u)
154 
155 
160 #define ADI_SPI0_CFG_CLK_DIV (0u)
161 
162 
167 #define ADI_SPI0_CFG_HFM (0u)
168 
169 
174 #define ADI_SPI0_CFG_CS_ERR (0u)
175 
176 
181 #define ADI_SPI0_CFG_CS_IRQ (0u)
182 
183 
186 /*----------------------------------------------------------*/
187 /* -------------------- SPI1 -------------------------------*/
188 /*----------------------------------------------------------*/
189 
196 #define ADI_SPI1_MASTER_MODE (1u)
197 
199 #define ADI_SPI1_CFG_BIT_RATE (2000000u)
200 
205 #define ADI_SPI1_CFG_ENABLE (0u)
206 
211 #define ADI_SPI1_CFG_CLK_PHASE (0u)
212 
213 
214 
215 
216 
221 #define ADI_SPI1_CFG_CLK_POLARITY (0u)
222 
223 
228 #define ADI_SPI1_CFG_WIRED_OR (0u)
229 
230 
235 #define ADI_SPI1_CFG_LSB_MSB (0u)
236 
237 
242 #define ADI_SPI1_CFG_TRANSFER_INITIATE (0u)
243 
244 
249 #define ADI_SPI1_CFG_TX_UNDERFLOW (0u)
250 
251 
256 #define ADI_SPI1_CFG_RX_OVERFLOW (0u)
257 
258 
263 #define ADI_SPI1_CFG_MISO_ENABLE (0u)
264 
265 
270 #define ADI_SPI1_CFG_LOOPBACK (0u)
271 
276 #define ADI_SPI1_CFG_CONTINUOUS (0u)
277 
282 #define ADI_SPI1_CFG_RX_FLUSH (0u)
283 
284 
289 #define ADI_SPI1_CFG_TX_FLUSH (0u)
290 
291 
299 #define ADI_SPI1_CFG_CSERR_RESET (0u)
300 
301 
306 #define ADI_SPI1_CFG_CLK_DIV (0u)
307 
308 
313 #define ADI_SPI1_CFG_HFM (0u)
314 
315 
320 #define ADI_SPI1_CFG_CS_ERR (0u)
321 
322 
327 #define ADI_SPI1_CFG_CS_IRQ
328 
331 /*----------------------------------------------------------*/
332 /* -------------------- SPI2 -------------------------------*/
333 /*----------------------------------------------------------*/
334 
341 #define ADI_SPI2_MASTER_MODE (1u)
342 
344 #define ADI_SPI2_CFG_BIT_RATE (2000000u)
345 
350 #define ADI_SPI2_CFG_ENABLE (0u)
351 
356 #define ADI_SPI2_CFG_CLK_PHASE (0u)
357 
358 
359 
360 
361 
366 #define ADI_SPI2_CFG_CLK_POLARITY (0u)
367 
368 
373 #define ADI_SPI2_CFG_WIRED_OR (0u)
374 
375 
380 #define ADI_SPI2_CFG_LSB_MSB (0u)
381 
382 
387 #define ADI_SPI2_CFG_TRANSFER_INITIATE (0u)
388 
389 
394 #define ADI_SPI2_CFG_TX_UNDERFLOW (0u)
395 
396 
401 #define ADI_SPI2_CFG_RX_OVERFLOW (0u)
402 
403 
408 #define ADI_SPI2_CFG_MISO_ENABLE (0u)
409 
410 
415 #define ADI_SPI2_CFG_LOOPBACK (0u)
416 
421 #define ADI_SPI2_CFG_CONTINUOUS (0u)
422 
427 #define ADI_SPI2_CFG_RX_FLUSH (0u)
428 
429 
434 #define ADI_SPI2_CFG_TX_FLUSH (0u)
435 
436 
444 #define ADI_SPI2_CFG_CSERR_RESET (0u)
445 
446 
451 #define ADI_SPI2_CFG_CLK_DIV (0u)
452 
453 
458 #define ADI_SPI2_CFG_HFM (0u)
459 
460 
465 #define ADI_SPI2_CFG_CS_ERR (0u)
466 
467 
472 #define ADI_SPI2_CFG_CS_IRQ
473 
476 /************** Macro validation *****************************/
477 
478 #if ( ADI_SPI0_CFG_BIT_RATE > (13000000u) ) || \
479  ( ADI_SPI0_CFG_BIT_RATE > (13000000u) ) || \
480  ( ADI_SPI0_CFG_BIT_RATE > (13000000u) )
481 #error "Invalid configuration"
482 #endif
483 
484 #if ( ADI_SPI0_CFG_ENABLE > 1u ) || \
485  ( ADI_SPI1_CFG_ENABLE > 1u ) || \
486  ( ADI_SPI2_CFG_ENABLE > 1u )
487 #error "Invalid configuration"
488 #endif
489 
490 #if ( ADI_SPI0_CFG_CLK_PHASE > 1u ) || \
491  ( ADI_SPI1_CFG_CLK_PHASE > 1u ) || \
492  ( ADI_SPI2_CFG_CLK_PHASE > 1u )
493 #error "Invalid configuration"
494 #endif
495 
496 #if ( ADI_SPI0_CFG_CLK_POLARITY > 1u ) || \
497  ( ADI_SPI1_CFG_CLK_POLARITY > 1u ) || \
498  ( ADI_SPI2_CFG_CLK_POLARITY > 1u )
499 #error "Invalid configuration"
500 #endif
501 
502 #if ( ADI_SPI0_CFG_WIRED_OR > 1u ) || \
503  ( ADI_SPI1_CFG_WIRED_OR > 1u ) || \
504  ( ADI_SPI2_CFG_WIRED_OR > 1u )
505 #error "Invalid configuration"
506 #endif
507 
508 #if ( ADI_SPI0_CFG_LSB_MSB > 1u ) || \
509  ( ADI_SPI1_CFG_LSB_MSB > 1u ) || \
510  ( ADI_SPI2_CFG_LSB_MSB > 1u )
511 #error "Invalid configuration"
512 #endif
513 
514 #if ( ADI_SPI0_CFG_TRANSFER_INITIATE > 1u ) || \
515  ( ADI_SPI1_CFG_TRANSFER_INITIATE > 1u ) || \
516  ( ADI_SPI2_CFG_TRANSFER_INITIATE > 1u )
517 #error "Invalid configuration"
518 #endif
519 
520 #if ( ADI_SPI0_CFG_TX_UNDERFLOW > 1u ) || \
521  ( ADI_SPI1_CFG_TX_UNDERFLOW > 1u ) || \
522  ( ADI_SPI2_CFG_TX_UNDERFLOW > 1u )
523 #error "Invalid configuration"
524 #endif
525 
526 #if ( ADI_SPI0_CFG_RX_OVERFLOW > 1u ) || \
527  ( ADI_SPI1_CFG_RX_OVERFLOW > 1u ) || \
528  ( ADI_SPI2_CFG_RX_OVERFLOW > 1u )
529 #error "Invalid configuration"
530 #endif
531 
532 #if ( ADI_SPI0_CFG_MISO_ENABLE > 1u ) || \
533  ( ADI_SPI1_CFG_MISO_ENABLE > 1u ) || \
534  ( ADI_SPI2_CFG_MISO_ENABLE > 1u )
535 #error "Invalid configuration"
536 #endif
537 
538 #if ( ADI_SPI0_CFG_LOOPBACK > 1u ) || \
539  ( ADI_SPI1_CFG_LOOPBACK > 1u ) || \
540  ( ADI_SPI2_CFG_LOOPBACK > 1u )
541 #error "Invalid configuration"
542 #endif
543 
544 #if ( ADI_SPI0_CFG_CONTINUOUS > 1u ) || \
545  ( ADI_SPI1_CFG_CONTINUOUS > 1u ) || \
546  ( ADI_SPI2_CFG_CONTINUOUS > 1u )
547 #error "Invalid configuration"
548 #endif
549 
550 #if ( ADI_SPI0_CFG_RX_FLUSH > 1u ) || \
551  ( ADI_SPI1_CFG_RX_FLUSH > 1u ) || \
552  ( ADI_SPI2_CFG_RX_FLUSH > 1u )
553 #error "Invalid configuration"
554 #endif
555 
556 #if ( ADI_SPI0_CFG_TX_FLUSH > 1u ) || \
557  ( ADI_SPI1_CFG_TX_FLUSH > 1u ) || \
558  ( ADI_SPI2_CFG_TX_FLUSH > 1u )
559 #error "Invalid configuration"
560 #endif
561 
562 
565 #endif /* ADI_SPI_CONFIG_H__ */